特許
J-GLOBAL ID：200903099219375338
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
畑 泰之
公報種別：公開公報
出願番号（国際出願番号）：特願平9-319474
公開番号（公開出願番号）：特開平11-154673
出願日： 1997年11月20日
公開日（公表日）： 1999年06月08日
要約：
【要約】【課題】 プラズマダメージの無く、埋め込み性に優れた金属配線上の層間絶縁膜の形成方法を提供する。【解決手段】 シリコン基板101は表面上に絶縁膜102と、その上に下層配線107a-eを持つ(a)。これらの上に基板に高周波電力を印加する高密度プラズマCVD法を用いて、最初、第1の基板バイアス周波数を用いて、薄いシリコン酸化膜108を形成する。この場合、プラズマ中でイオンの追従できない13.56MHz等の高周波数を用いることで、下地トランジスター等のゲート酸化膜の界面準位の生成を抑える(b)。次に、該第1の基板バイアス周波数より低周波数の第2の基板バイアス周波数を用いて、シリコン酸化膜109を形成する。この場合、プラズマ中でイオンの追従できる400kHz等の低周波数を用いる。低周波数を用いることで、埋め込み性が増加する(c)。
請求項（抜粋）：
基板に高周波電力を印加する高密度プラズマCVD法を用いて、基板上に絶縁膜を形成する工程において、該絶縁膜を、第1の基板バイアス周波数および、続いて該第1の基板バイアス周波数より低周波数の第2の基板バイアス周波数を用いて形成することを特徴とする半導体装置の形成方法。
IPC (3件)：
H01L 21/316
, H01L 21/31
, H01L 21/768
H01L 21/316 X
, H01L 21/31 C
, H01L 21/90 K
