特許
J-GLOBAL ID：200903067086160466

半導体装置およびその製造方法

発明者：
岸本 光司

岸本 光司 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 志賀 正武
公報種別：公開公報
出願番号（国際出願番号）：特願平8-075793
公開番号（公開出願番号）：特開平9-266207
出願日： 1996年03月29日
公開日（公表日）： 1997年10月07日
要約：
【要約】【課題】 低比誘電率で、かつ多層配線構造に最適な平坦性を持つ層間絶縁膜が得られる半導体装置およびその製造方法を提供する。【解決手段】 下層配線22表面を含む全面を覆う酸化シリコン膜23を形成した後、フッ素含有酸化シリコン膜24を、下層配線22間の凹部部分が下層配線22上の酸化シリコン膜23より低くなるように高密度プラズマCVD法により形成する。次に、酸化シリコン膜を、下層配線22間の凹部部分が下層配線22上の酸化シリコン膜23より高くなるように形成した後、フッ素含有酸化シリコン膜24の研磨速度が酸化シリコン膜の研磨速度より大きくなる条件を用いて下層配線22上の酸化シリコン膜とフッ素含有酸化シリコン膜24をCMP法により研磨、除去し、表面を平坦化する。最後に、酸化シリコン膜25を形成する。
請求項（抜粋）：
半導体基板の主表面上に設けられた絶縁膜と、該絶縁膜上に設けられた下層配線と、前記下層配線上および前記絶縁膜上に設けられた第1の酸化シリコン膜と、該第1の酸化シリコン膜上でかつ前記下層配線間の凹部にのみ設けられフッ素を含有した第2の酸化シリコン膜と、前記第1の酸化シリコン膜上および前記フッ素含有の第2の酸化シリコン膜上に設けられた第3の酸化シリコン膜、を有することを特徴とする半導体装置。
IPC (5件)：
H01L 21/3205 ,  H01L 21/304 321 ,  H01L 21/316 ,  H01L 21/768 ,  H01L 21/31
FI (5件)：
H01L 21/88 K ,  H01L 21/304 321 S ,  H01L 21/316 X ,  H01L 21/90 M ,  H01L 21/95
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM