特許
J-GLOBAL ID：200903099315333646

半導体装置の製造方法

発明者：
木崎 正康

木崎 正康 について


出願人/特許権者：
カシオ計算機株式会社

カシオ計算機株式会社 について


代理人 (1件)： 花輪 義男
公報種別：公開公報
出願番号（国際出願番号）：特願2003-144638
公開番号（公開出願番号）：特開2004-349461
出願日： 2003年05月22日
公開日（公表日）： 2004年12月09日
要約：
【課題】CSPと呼ばれる半導体装置において、ウエハ状態のシリコン基板の反りを低減する。【解決手段】ウエハ状態のシリコン基板1上に形成された再配線7および柱状電極8をエポキシ系樹脂などの熱硬化性樹脂からなる封止膜9で覆った後に、少なくともダイシングラインの一部に沿って封止膜9の厚さ方向全体にダイシングブレードを用いて溝15を形成する。すると、溝15によって分断された封止膜9によるウエハ状態のシリコン基板1に対する位置規制力が緩和され、したがってウエハ状態のシリコン基板1の反りを低減することができる。【選択図】 図7
請求項（抜粋）：
ウエハ状態の半導体基板上に形成された柱状電極を含む前記半導体基板上に樹脂からなる封止膜を形成し、次いで少なくとも前記封止膜の上面側を研磨して前記柱状電極の上面を露出させ、次いでダイシングを行なって個々の半導体装置に分割する半導体装置の製造方法において、前記封止膜を形成した後から前記ダイシングを行なう前に、前記封止膜に、少なくともダイシングラインの一部に沿う溝を形成することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L23/12 ,  H01L21/301 ,  H01L21/3205
FI (3件)：
H01L23/12 501P ,  H01L21/88 T ,  H01L21/78 L
Fターム (16件)：
5F033HH08 ,  5F033HH11 ,  5F033HH18 ,  5F033JJ11 ,  5F033KK08 ,  5F033KK11 ,  5F033KK18 ,  5F033MM05 ,  5F033NN19 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ08 ,  5F033RR04 ,  5F033RR22 ,  5F033VV07
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM