特許
J-GLOBAL ID：200903099430705000

半導体装置の製造方法

発明者：
林 重徳

林 重徳 について

, 
山本 和彦

山本 和彦 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-334616
公開番号（公開出願番号）：特開2003-249497
出願日： 2002年11月19日
公開日（公表日）： 2003年09月05日
要約：
【要約】【課題】 基板上に誘電率の低い界面層が形成されることを防止しつつ、高誘電率材料のみからなるゲート絶縁膜を形成できるようにし、それによってMOSFETの性能を向上させる。【解決手段】 非酸化性雰囲気中において基板101上に金属膜102を堆積した後、酸化性雰囲気中において金属膜102を酸化させることにより、ゲート絶縁膜103Aとなる金属酸化膜103を形成する。
請求項（抜粋）：
非酸化性雰囲気中において基板上に金属膜を堆積する第1の工程と、酸化性雰囲気中において前記金属膜を酸化させることにより金属酸化膜を形成する第2の工程とを備えていることを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 21/316 ,  C23C 14/06 ,  C23C 14/34 ,  H01L 21/336 ,  H01L 29/78 ,  H01L 29/786
FI (6件)：
H01L 21/316 C ,  C23C 14/06 N ,  C23C 14/34 V ,  H01L 29/78 301 G ,  H01L 29/78 617 T ,  H01L 29/78 617 V
Fターム (50件)：
4K029AA06 ,  4K029BA01 ,  4K029BA43 ,  4K029BA58 ,  4K029BB02 ,  4K029BD01 ,  4K029CA06 ,  4K029DC03 ,  4K029EA08 ,  5F058BA20 ,  5F058BC03 ,  5F058BF12 ,  5F058BF14 ,  5F058BF15 ,  5F058BF54 ,  5F058BF73 ,  5F058BJ10 ,  5F110AA04 ,  5F110CC02 ,  5F110DD02 ,  5F110DD05 ,  5F110EE31 ,  5F110FF01 ,  5F110FF22 ,  5F110FF25 ,  5F110FF28 ,  5F110FF35 ,  5F110FF36 ,  5F110GG01 ,  5F110GG02 ,  5F110GG04 ,  5F110NN62 ,  5F110NN65 ,  5F110QQ09 ,  5F140AA39 ,  5F140AC36 ,  5F140BA01 ,  5F140BA05 ,  5F140BA07 ,  5F140BD04 ,  5F140BD11 ,  5F140BD12 ,  5F140BE01 ,  5F140BE07 ,  5F140BE09 ,  5F140BE17 ,  5F140BG08 ,  5F140BJ27 ,  5F140CB04 ,  5F140CE10
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM