特許
J-GLOBAL ID:200903099632225042
MEMSデバイスおよびMEMSデバイスの形成方法
発明者:
,
,
出願人/特許権者:
代理人 (4件):
後藤 政喜
, 松田 嘉夫
, 上野 英夫
, 飯田 雅昭
公報種別:公開公報
出願番号(国際出願番号):特願2004-284111
公開番号(公開出願番号):特開2005-115370
出願日: 2004年09月29日
公開日(公表日): 2005年04月28日
要約:
【課題】反射面のばらつきを小さくした微小ミラーデバイスの形成方法を提供する。【解決手段】 微小ミラーデバイスを形成する方法は、導電材料(224)を下部構造(200)上に堆積させること、犠牲材料の第1の層(230)を前記導電材料を覆って形成すること、犠牲材料の前記第1の層を通して、ヒンジ素子(141)を前記導電材料とつなげることを含んで、犠牲材料の前記第1の層を覆って前記ヒンジ素子(141)を形成すること、前記ヒンジ素子(141)を覆って犠牲材料の前記第2の層(270)を形成すること、犠牲材料の前記第2の層を形成した後、犠牲材料の前記第2の層(270)を貫通して前記ヒンジ素子まで差し込み式バイア(290)を形成すること、前記差し込み式バイアおよび犠牲材料の前記第2の層を覆って反射素子(142)を形成すること、および前記差し込み式バイアを用いて前記ヒンジ素子に対して前記反射素子を支持することを含んで、犠牲材料の前記第1の層および前記第2の層を実質的に除去することを含むことを特徴とする方法。【選択図】 図5N
請求項(抜粋):
微小ミラーデバイスを形成する方法であって、
導電材料を下部構造上に堆積させること、
犠牲材料の第1の層を前記導電材料を覆って形成すること、
犠牲材料の前記第1の層を通して、ヒンジ素子を前記導電材料とつなげることを含んで、犠牲材料の前記第1の層を覆って前記ヒンジ素子を形成すること、
前記ヒンジ素子を覆って犠牲材料の前記第2の層を形成すること、
犠牲材料の前記第2の層を形成した後、犠牲材料の前記第2の層を貫通して前記ヒンジ素子まで差し込み式バイアを形成すること、
前記差し込み式バイアおよび犠牲材料の前記第2の層を覆って反射素子を形成すること、および
前記差し込み式バイアを用いて前記ヒンジ素子に対して前記反射素子を支持することを含んで、犠牲材料の前記第1の層および前記第2の層を実質的に除去することを含むことを特徴とする方法。
IPC (3件):
G02B26/08
, B81B3/00
, B81C1/00
FI (3件):
G02B26/08 E
, B81B3/00
, B81C1/00
Fターム (5件):
2H041AA13
, 2H041AB14
, 2H041AC06
, 2H041AZ02
, 2H041AZ08
引用特許:
前のページに戻る