特許
J-GLOBAL ID：200903099717425555

記憶素子の作製方法

発明者：
吉住 健輔

吉住 健輔 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2008-063862
公開番号（公開出願番号）：特開2008-270763
出願日： 2008年03月13日
公開日（公表日）： 2008年11月06日
要約：
【課題】歩留まりが高く、簡便かつ安価に記憶素子を提供することを課題とする。【解決手段】第1の導電層を形成し、第1の導電層上に、有機物に被覆された導電性材料よりなるナノ粒子が溶媒に分散された組成物を吐出し、組成物を乾燥し、第1の導電層上に残存した有機物に被覆されたナノ粒子のうち、表面側に位置するナノ粒子を被覆する有機物を分解する前処理を施した後焼成する。このようにして、表面側に位置するナノ粒子の焼結により第2の導電層を形成する。なお、前処理が施されていない有機物に被覆されたナノ粒子よりメモリ層が形成される。よって、第1の導電層と、第2の導電層と、第1の導電層と第2の導電層に挟持されたメモリ層とを有する記憶素子を、前処理を行うことで簡便に作製することができる。以上のことから、歩留まり良く、簡便かつ安価に記憶素子を提供することが可能となる。【選択図】図3
請求項（抜粋）：
第1の導電層を形成し、 前記第1の導電層上に、有機物で被覆された導電性材料よりなるナノ粒子が溶媒に分散された組成物を吐出し、 前記組成物を乾燥し、 前記第1の導電層上に残存した有機物で被覆されたナノ粒子のうち、表面側に位置するナノ粒子を被覆する有機物を分解する前処理を施した後、 焼成することで表面側に位置するナノ粒子の焼結により第2の導電層を形成すると共に、 前記第1の導電層と前記第2の導電層に挟持された未焼結のナノ粒子よりメモリ層が形成されることを特徴とする記憶素子の作製方法。
IPC (2件)：
H01L 27/10 ,  H01L 29/786
FI (2件)：
H01L27/10 431 ,  H01L29/78 613B
Fターム (65件)：
5F083CR14 ,  5F083GA27 ,  5F083HA02 ,  5F083JA31 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA42 ,  5F083JA60 ,  5F083LA10 ,  5F083PR23 ,  5F083ZA12 ,  5F083ZA13 ,  5F110AA28 ,  5F110BB08 ,  5F110CC01 ,  5F110CC03 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110DD13 ,  5F110DD14 ,  5F110DD24 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE07 ,  5F110EE14 ,  5F110EE22 ,  5F110EE32 ,  5F110EE42 ,  5F110EE48 ,  5F110GG02 ,  5F110GG05 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG25 ,  5F110GG42 ,  5F110HL03 ,  5F110HL04 ,  5F110HL11 ,  5F110HM15 ,  5F110NN02 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN33 ,  5F110NN36 ,  5F110NN40 ,  5F110PP01 ,  5F110PP03 ,  5F110PP05 ,  5F110PP06 ,  5F110PP24 ,  5F110PP29 ,  5F110PP34 ,  5F110QQ06
引用特許：
出願人引用 (1件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM