特許
J-GLOBAL ID：200903049135206509

半導体装置の製造方法、電子機器

発明者：
田中 英樹

田中 英樹 について

, 
湯田坂 一夫

湯田坂 一夫 について

, 
安部 大介

安部 大介 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (3件)： 西 和哉 ,  志賀 正武 ,  青山 正和
公報種別：公開公報
出願番号（国際出願番号）：特願2004-007901
公開番号（公開出願番号）：特開2005-203542
出願日： 2004年01月15日
公開日（公表日）： 2005年07月28日
要約：
【課題】 ゲート絶縁膜を液相法によって形成した場合に、係るゲート絶縁膜と半導体膜との界面において良好な界面特性が得られるようにする。【解決手段】 ポリシラザンを含む液体材料を用いて液相法によりゲート絶縁膜12を形成した後、係るゲート絶縁膜12の上に、当該ゲート絶縁膜12中に含まれる水分の分解を促し、且つ、該分解によって生じた水素をブロックする水素ブロック膜20を形成し、その後、上記ゲート絶縁膜12をアニールする。【選択図】 図1
請求項（抜粋）：
基板に半導体膜を形成する工程と、 上記半導体膜の上に、ポリシラザンを含む液体材料を用いて液相法により絶縁膜を形成する工程と、 上記絶縁膜の上に、該絶縁膜中に含まれる水分の分解を促し、且つ、該分解によって生じた水素をブロックする水素ブロック膜を形成する工程と、 上記絶縁膜をアニールする工程とを備えたことを特徴とする、半導体装置の製造方法。
IPC (3件)：
H01L21/336 ,  H01L21/20 ,  H01L29/786
FI (2件)：
H01L29/78 617V ,  H01L21/20
Fターム (65件)：
5F052AA02 ,  5F052AA24 ,  5F052BA02 ,  5F052BB01 ,  5F052BB02 ,  5F052BB07 ,  5F052DA02 ,  5F052DA03 ,  5F052DA04 ,  5F052DA05 ,  5F052DA06 ,  5F052DA10 ,  5F052DB02 ,  5F052DB03 ,  5F052DB05 ,  5F052DB07 ,  5F052JA01 ,  5F110AA30 ,  5F110BB01 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD25 ,  5F110EE03 ,  5F110EE04 ,  5F110EE09 ,  5F110EE43 ,  5F110EE44 ,  5F110EE45 ,  5F110FF02 ,  5F110FF27 ,  5F110FF35 ,  5F110FF36 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG04 ,  5F110GG13 ,  5F110GG15 ,  5F110GG32 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110GG45 ,  5F110GG47 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL02 ,  5F110HL04 ,  5F110HL23 ,  5F110NN02 ,  5F110NN23 ,  5F110NN35 ,  5F110NN36 ,  5F110NN62 ,  5F110PP02 ,  5F110PP03 ,  5F110PP06 ,  5F110QQ11 ,  5F110QQ23
引用特許：
出願人引用 (1件)
  • 再公表特許W000/59040号公報
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM