特許
J-GLOBAL ID:200903099953359172
半導体装置及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
長谷川 芳樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-203513
公開番号(公開出願番号):特開2001-035972
出願日: 1999年07月16日
公開日(公表日): 2001年02月09日
要約:
【要約】【課題】 パッケージベースと半導体チップとが一体化された半導体装置の生産性をより向上させることが可能な半導体装置及びその製造方法を提供すること。【解決手段】 半導体基板10をパッケージ基板20に搭載して、パッケージ基板20の第1配線電極21と半導体基板10のバンプ13とを電気接続し、半導体基板10とパッケージ基板20とを一体化する。この一体化の後に、半導体基板10側から半導体基板10を切断し、パッケージ基板20をパッケージ基板20厚さの半分程度の深さまで切削することにより、各受光部15の周囲に切溝40を形成する。この切溝40に樹脂50を充填し、切溝40の位置において、切断面の両側に樹脂50を残した状態で半導体基板10とパッケージ基板20とを一体的に切断して、複数個の半導体チップ1及びパッケージベース2とに分離して個々の半導体装置Aを形成する。
請求項(抜粋):
パッケージベースに半導体チップが搭載され、前記パッケージベースに設けられた外部接続用電極と前記半導体チップとが電気接続されてなる半導体装置であって、樹脂からなり、前記半導体チップの側面を封止する保護部が設けられ、前記保護部は、前記パッケージベースと同一平面外側形状及び平面外側寸法を有していることを特徴とする半導体装置。
IPC (7件):
H01L 23/29
, H01L 23/31
, H01L 21/50
, H01L 21/56
, H01L 21/60 311
, H01L 21/301
, H01L 23/12
FI (9件):
H01L 23/30 D
, H01L 21/50 A
, H01L 21/56 E
, H01L 21/56 J
, H01L 21/60 311 S
, H01L 21/78 L
, H01L 23/12 L
, H01L 23/30 E
, H01L 23/30 F
Fターム (19件):
4M109AA02
, 4M109BA03
, 4M109CA04
, 4M109DB15
, 4M109DB16
, 4M109DB17
, 4M109EE12
, 4M109EE13
, 4M109GA01
, 5F044KK06
, 5F044KK21
, 5F044LL11
, 5F044RR18
, 5F044RR19
, 5F061AA02
, 5F061BA03
, 5F061CA04
, 5F061CB02
, 5F061FA01
引用特許:
出願人引用 (4件)
-
チップ型半導体の製造方法
公報種別:公開公報
出願番号:特願平9-031924
出願人:株式会社シチズン電子
-
チップ型半導体装置の製造方法
公報種別:公開公報
出願番号:特願平9-125408
出願人:日本電気株式会社
-
電子部品の製造方法
公報種別:公開公報
出願番号:特願平9-111480
出願人:ソニー株式会社
-
特開平4-188864
全件表示
審査官引用 (4件)