文献

J-GLOBAL ID：201002222277553754   整理番号：10A0235781

グラフェンの低温合成と転写工程を用いないトップゲート電界効果トランジスタの作製

Low-Temperature Synthesis of Graphene and Fabrication of Top-Gated Field Effect Transistors without Using Transfer Processes

著者 (15件)： KONDO Daiyu (Fujitsu Lab. Ltd., Kanagawa, JPN) ,  KONDO Daiyu (Fujitsu Ltd., Kanagawa, JPN) ,  KONDO Daiyu (JST-CREST, Tokyo, JPN) ,  SATO Shintaro (Fujitsu Lab. Ltd., Kanagawa, JPN) ,  SATO Shintaro (Fujitsu Ltd., Kanagawa, JPN) ,  SATO Shintaro (JST-CREST, Tokyo, JPN) ,  YAGI Katsunori (Fujitsu Lab. Ltd., Kanagawa, JPN) ,  HARADA Naoki (Fujitsu Lab. Ltd., Kanagawa, JPN) ,  SATO Motonobu (Fujitsu Lab. Ltd., Kanagawa, JPN) ,  SATO Motonobu (Fujitsu Ltd., Kanagawa, JPN) ,  SATO Motonobu (JST-CREST, Tokyo, JPN) ,  NIHEI Mizuhisa (Fujitsu Lab. Ltd., Kanagawa, JPN) ,  NIHEI Mizuhisa (Fujitsu Ltd., Kanagawa, JPN) ,  NIHEI Mizuhisa (JST-CREST, Tokyo, JPN) ,  YOKOYAMA Naoki (Fujitsu Lab. Ltd., Kanagawa, JPN)
資料名： Applied Physics Express  (Applied Physics Express)
巻： 3  号： 2  ページ： 025102.1-025102.3  発行年： 2010年02月25日 
JST資料番号： F0599C  ISSN： 1882-0778  CODEN： APEPC4  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 厚み制御した数層及び多層のグラフェンを熱化学蒸着により650°Cで成長させ,グラフェン転写工程を用いずに大きなSiO₂/Si基板上にトップゲート電界効果トランジスタ(FET)を直接作製した。グラフェンはパターン形成膜上に合成した。グラフェンの両端をソース電極とドレイン電極により固定した後,基板全体にわたり電極を架橋するグラフェンチャンネルを残して鉄をエッチした。チャンネルをHfO₂で覆い,トップゲートFETを作製した。作製した素子は両極性を示し,高い電流密度を維持できた。グラフェンの成長機構も調べた。(翻訳著者抄録)

シソーラス用語： *グラファイト ,  *化学合成 ,  素子構造 ,  熱CVD ,  *FET【トランジスタ】 ,  極性 ,  電流密度 ,  *グラフェン ,  *低温合成 ,  両極性
準シソーラス用語： トップゲート ,  熱化学蒸着

分類 (1件)： トランジスタ  (NC03070N)

引用文献 (16件)：

• NOVOSELOV, K. S. Science. 2004, 306, 666
• BOLOTIN, K. I. Solid State Commun. 2008, 146, 351
• LEE, C. Science. 2008, 321, 385
• BALANDIN, A. A. Nano Lett. 2008, 8, 902
• LEMME, M. C. IEEE Electron Device Lett. 2007, 28, 282

タイトルに関連する用語 (7件)： グラフェン ,  低温合成 ,  転写工程 ,  トップ ,  ゲート ,  電界効果トランジスタ ,  作製