文献

J-GLOBAL ID：201002239870630714   整理番号：10A0814338

意図的な変換プロセス条件およびTakeuchiプロットによるN型電界効果トランジスタにおける余剰閾電圧変動性の可能な起源

Possible Origins of Extra Threshold Voltage Variability in N-Type Field-Effect Transistors by Intentionally Changing Process Conditions and Using Takeuchi Plot

著者 (5件)： TSUNOMURA Takaaki (MIRAI-Selete, Ibaraki, JPN) ,  YANO Fumiko (MIRAI-Selete, Ibaraki, JPN) ,  NISHIDA Akio (MIRAI-Selete, Ibaraki, JPN) ,  HIRAMOTO Toshiro (MIRAI-Selete, Ibaraki, JPN) ,  HIRAMOTO Toshiro (Univ. Tokyo, Tokyo, JPN)
資料名： Japanese Journal of Applied Physics  (Japanese Journal of Applied Physics)
巻： 49  号： 7,Issue 1  ページ： 074104.1-074104.4  発行年： 2010年07月25日 
JST資料番号： G0520B  ISSN： 0021-4922  CODEN： JJAPB6  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： p型電界効果トランジスタ(PFET)に比べて大きいV_T変動を持つn型電界効果トランジスタ(NFET)の閾電圧(V_T)変動の原因について,Takeuchiプロットを用いて検討した。本研究において調べたプロセス条件は,多結晶シリコン(ポリSi)ゲート電極の極性,ゲート酸化物厚み及びゲート酸化物/基板界面の揺らぎ,及びチャンネル応力である。これらのプロセス条件のNFETのV_T変動に対する影響は無視可能であることが実験的に明らかになった。本結果は,チャネルプロフィルの非一様性がPFETに比べてNFETの大きいV_T変動の主原因であるという筆者らによる従来の結果と矛盾するものではない。(翻訳著者抄録)

シソーラス用語： *FET【トランジスタ】 ,  *N型半導体 ,  *閾値 ,  *変動 ,  *ポリシリコン ,  チャネル ,  不均一性
準シソーラス用語： 電界効果トランジスタ

分類 (1件)： トランジスタ  (NC03070N)

引用文献 (24件)：

• M. J. M. Pelgrom, A. C. J. Duinmaijer, and A. P. G. Welbers: IEEE J. Solid-State Circuits 24(1989)1433.
• K. J. Kuhn: IEDM Tech. Dig., 2007, p. 471.
• T. Mizuno, J. Okamura, and A. Toriumi: IEEE Trans. Electron Devices 41(1994)2216.
• A. Asenov, A. R. Brown, J. H. Davies, S. Kaya, and G. Slavcheva: IEEE Trans. Electron Devices 50(2003)1837.
• A. Asenov: IEEE Symp. VLSI Tech. Dig., 2007, p. 86.

タイトルに関連する用語 (8件)： 意図 ,  プロセス条件 ,  プロット ,  電界効果トランジスタ ,  余剰 ,  閾電圧 ,  変動性 ,  起源