特許
J-GLOBAL ID：201003002615493022

PLL回路、並びに通信装置及びその折り返し試験方法

発明者：
小笠原 和夫

小笠原 和夫 について

, 
中平 政男

中平 政男 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2008-196774
公開番号（公開出願番号）：特開2010-035015
出願日： 2008年07月30日
公開日（公表日）： 2010年02月12日
要約：
【課題】SSCのジッタを抑制し、SSCの変調度を滑らかに遷移させることが可能なSSC生成機能を有するPLL回路を提供する。【解決手段】SSCコントローラ18は、SSCの変調プロファイルに応じて予め定められたタイミングで位相シフト量を変更するよう位相補間器15を制御し、出力クロック信号C_OUTの変調度を周期的に変更させる。さらに、SSCコントローラ18は、帰還クロック信号C_FBの一周期内において位相補間器15より出力される位相シフト信号C_PSに与える総位相シフト量を、当該総位相シフト量と直前の一周期における総位相シフト量との差分が常に基本遅延量Δ以下となるよう制御する。ここで、基本遅延量Δは、出力クロック信号C_OUTの周期T_OUTを位相補間器15の位相分解能Nrで除算した値(つまり、T_OUT/Nr)である。【選択図】図1
請求項（抜粋）：
スペクトラム拡散クロック(SSC)を生成するPLL回路であって、 基準クロック信号及び帰還クロック信号を受信し、前記基準クロック信号と前記帰還クロック信号との間の位相差に応じた制御電圧を生成する位相比較部と、 前記制御電圧に対応した発振周波数で発振し、前記SSCとしての出力クロック信号を生成する電圧制御発振器と、 前記出力クロック信号を入力し、基本遅延量の整数倍ずつ異なる複数の位相シフト量の中から選択された1の位相シフト量だけ前記出力クロック信号を位相シフトさせた信号を出力する位相補間器と、 前記位相シフトさせた信号を分周して前記帰還クロック信号を生成し、前記位相比較器に供給する分周回路と、 前記SSCの変調プロファイルに応じて予め定められたタイミングで位相シフト量を変更するよう前記位相補間器を制御し、前記出力クロックの変調度を周期的に変更させる制御部と、 を備え、 前記制御部は、前記帰還クロック信号の一周期内において前記位相シフトさせた信号に与える総位相シフト量を、当該総位相シフト量と直前の一周期における総位相シフト量との差分が常に前記基本遅延量1つ分以下となるよう制御する、PLL回路。
IPC (1件)：
H03L 7/081
FI (1件)：
H03L7/08 J
Fターム (11件)：
5J106AA04 ,  5J106CC01 ,  5J106CC21 ,  5J106CC41 ,  5J106CC52 ,  5J106CC59 ,  5J106DD17 ,  5J106DD32 ,  5J106GG10 ,  5J106HH02 ,  5J106KK22
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (4件)
  • EMI低減PLL
    公報種別：公開公報   出願番号：特願2002-273147   出願人：三星電子株式会社
  • 半導体集積回路
    公報種別：公開公報   出願番号：特願2003-297605   出願人：ザインエレクトロニクス株式会社
  • クロック発生回路
    公報種別：公開公報   出願番号：特願2003-178416   出願人：株式会社ルネサステクノロジ, 株式会社ルネサスLSIデザイン
全件表示

前のページに戻る

TOP

BOTTOM