特許
J-GLOBAL ID：201003010030926678
キャッシュメモリ及びプリフェッチ方法
発明者：
出願人/特許権者：
代理人 (1件)：
家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2008-320615
公開番号（公開出願番号）：特開2010-146145
出願日： 2008年12月17日
公開日（公表日）： 2010年07月01日
要約：
【課題】動作状況に応じて、プリフェッチ幅を動的に変更するキャッシュメモリを提供する。【解決手段】キャッシュメモリ3は、主記憶装置3が保存するデータのコピーをライン単位に保持するデータアレイ14と、主記憶装置3から読み出したデータのコピーをデータアレイ14の各ラインに書き込むメモリコントローラ10と、ラインの使用状況を示す使用情報とを保持する制御情報メモリ13と、プロセッサから要求されたデータがデータアレイ14に保持されているかを判断し、保持されていない場合、データの読み出しをメモリコントローラ10に指示するキャッシュコントローラ11と、使用情報に基づいて、メモリコントローラ10がプリフェッチするプリフェッチライン数を決定するプリフェッチ制御部12と、を備え、メモリコントローラ10は、主記憶装置3からデータを読み出すときに、プリフェッチライン数に従ってプリフェッチを行う。【選択図】図1
請求項（抜粋）：
プロセッサ及び主記憶装置に接続されるキャッシュメモリであって、
前記主記憶装置が保存するデータのコピーをライン単位に保持するデータアレイと、
前記主記憶装置からデータを読み出し、前記データのコピーを前記データアレイの各ラインに書き込むメモリ制御手段と、
各ラインに保持されるデータのコピーを管理する管理情報と、各ラインに保持されたデータのコピーの使用状況を示す使用情報とを保持する制御情報メモリと、
前記プロセッサからの要求に応じて、データのコピーが前記データアレイに保持されているかを前記管理情報に基づいて判断し、保持されている場合、前記データアレイからデータを読み出し、保持されていない場合、前記主記憶装置からデータを読み出すことを前記メモリ制御手段に指示するキャッシュ制御手段と、
前記使用情報に基づいて、前記メモリ制御手段がプリフェッチするプリフェッチライン数を決定するプリフェッチ制御手段と、を備え、
前記メモリ制御手段は、前記キャッシュ制御手段からの指示に応じて前記主記憶装置からデータを読み出すときに、前記プリフェッチライン数に従って、プリフェッチを行うキャッシュメモリ。
IPC (1件)：
FI (3件)：
G06F12/08 505C
, G06F12/08 507Z
, G06F12/08 543B
5B005JJ13
, 5B005MM01
, 5B005NN22
, 5B005NN42
, 5B005VV03
出願人引用 (6件)
全件表示
審査官引用 (2件)
前のページに戻る
