特許
J-GLOBAL ID:201003013509224308
半導体積層構造
発明者:
,
,
,
,
出願人/特許権者:
,
,
代理人 (2件):
伊藤 克博
, 小野 暁子
公報種別:公開公報
出願番号(国際出願番号):特願2008-222151
公開番号(公開出願番号):特開2010-053002
出願日: 2008年08月29日
公開日(公表日): 2010年03月11日
要約:
【課題】GaN層を表面層に有し、熱膨張によるクラックの発生の少ない半導体積層構造を提供する。【解決手段】ZnO基板10とその上に直接エピタキシャル成長して形成されたIII-V族窒化物エピタキシャル層11を有する半導体積層構造であって、前記III-V族窒化物エピタキシャル層11が、組成の異なる第1層12から第n層14からなり、ここで、nは、3以上の整数であり、第n層14が実質的にGaNからなる層である。【選択図】図2
請求項(抜粋):
ZnO基板とその上に直接エピタキシャル成長して形成されたIII-V族窒化物エピタキシャル層を有する半導体積層構造であって、
前記III-V族窒化物エピタキシャル層が、組成の異なる第1層から第n層からなり、ここで、nは、3以上の整数であり、第n層が実質的にGaNからなる層であることを特徴とする半導体積層構造。
IPC (5件):
C30B 29/38
, H01L 21/203
, H01L 33/32
, H01S 5/323
, C23C 14/06
FI (6件):
C30B29/38 D
, H01L21/203 S
, H01L33/00 C
, H01S5/323 610
, C23C14/06 A
, C23C14/06 P
Fターム (43件):
4G077AA02
, 4G077AA03
, 4G077AB02
, 4G077BE15
, 4G077DA11
, 4G077DA18
, 4G077EA02
, 4G077ED06
, 4G077EF03
, 4G077FJ03
, 4G077HA02
, 4G077HA06
, 4G077HA12
, 4K029AA04
, 4K029AA24
, 4K029BA58
, 4K029BB02
, 4K029BB09
, 4K029BD01
, 4K029CA06
, 4K029DC03
, 4K029DC16
, 4K029DC34
, 4K029EA01
, 5F041AA31
, 5F041CA23
, 5F041CA40
, 5F041CA65
, 5F041CA66
, 5F041CA67
, 5F103AA08
, 5F103DD01
, 5F103GG01
, 5F103HH10
, 5F103LL02
, 5F103LL03
, 5F103RR04
, 5F173AH22
, 5F173AH49
, 5F173AP05
, 5F173AP07
, 5F173AP09
, 5F173AR99
引用特許:
前のページに戻る