特許
J-GLOBAL ID:201003021481158161
半導体デバイスの製造方法、基板処理装置、半導体デバイス
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2010-007961
公開番号(公開出願番号):特開2010-219500
出願日: 2010年01月18日
公開日(公表日): 2010年09月30日
要約:
【課題】実用的な成膜速度を有しつつ低温で基板上に薄膜を形成する。【解決手段】原料ガスに基板を曝す原料ガス暴露工程と、電気陰性度の異なる原子を有する酸化ガスもしくは窒化ガスのいずれかである改質ガスに基板を曝す改質ガス暴露工程と、触媒に基板を曝す触媒暴露工程と、を行なうことにより、基板の表面に酸化膜もしくは窒化膜を形成する半導体デバイスの製造方法であって、触媒暴露工程では酸解離定数pKaが5〜7である触媒(ただし、ピリジンを除く)を用いる半導体デバイスの製造方法が提供される。【選択図】図5
請求項(抜粋):
原料ガスに基板を曝す原料ガス暴露工程と、
酸化ガスもしくは窒化ガスのいずれかであって電気陰性度の異なる原子を有する改質ガスに基板を曝す改質ガス暴露工程と、
触媒に曝す基板を触媒暴露工程と、
を行なうことにより、基板の表面に酸化膜もしくは窒化膜を形成する半導体デバイスの製造方法であって、
前記触媒暴露工程では酸解離定数pKaが5〜7である触媒(ただし、ピリジンを除く)を用いる半導体デバイスの製造方法。
IPC (4件):
H01L 21/316
, H01L 21/318
, H01L 21/31
, C23C 16/42
FI (4件):
H01L21/316 X
, H01L21/318 B
, H01L21/31 B
, C23C16/42
Fターム (37件):
4K030AA01
, 4K030AA03
, 4K030AA06
, 4K030AA13
, 4K030AA18
, 4K030BA40
, 4K030BA44
, 4K030CA04
, 4K030EA01
, 4K030EA06
, 4K030FA10
, 4K030GA06
, 4K030LA15
, 5F045AA04
, 5F045AA06
, 5F045AB31
, 5F045AB32
, 5F045AB33
, 5F045AC03
, 5F045AC05
, 5F045AC07
, 5F045AC12
, 5F045BB07
, 5F045DP19
, 5F045DQ05
, 5F045EE19
, 5F058BC02
, 5F058BC03
, 5F058BC08
, 5F058BC09
, 5F058BF04
, 5F058BF06
, 5F058BF24
, 5F058BF27
, 5F058BF29
, 5F058BF30
, 5F058BF37
引用特許: