特許

J-GLOBAL ID：201003027578326504

半導体装置及び半導体装置の製造方法

発明者： 大内 雅彦
出願人/特許権者： エルピーダメモリ株式会社
代理人 (4件)： 棚井 澄雄 ,  高橋 詔男 ,  大房 直樹 ,  大浪 一徳
公報種別：公開公報
出願番号（国際出願番号）：特願2008-326908
公開番号（公開出願番号）：特開2010-153418
出願日： 2008年12月24日
公開日（公表日）： 2010年07月08日
要約：

【課題】酸素ガスを主に含有したガスでエッチングを行う必要がある金属材料を用いてピラー型電極を形成する際に、ピラー型電極のアスペクト比が高くなると製造が困難になるという課題があった。【解決手段】層間絶縁膜上に第1〜第6の絶縁膜を積層した後、第1のフォトレジスト膜を形成する工程と、前記第1のフォトレジスト膜をマスクとして第1の溝部を形成する工程と、前記第1の溝部を充填するように電極材料を堆積する工程と、前記第4の絶縁膜上に第7〜第9の絶縁膜を形成した後、第2のフォトレジスト膜を形成する工程と、前記第2のフォトレジスト膜をマスクとして第2の溝部を形成すると共に、前記電極材料をピラー型に残存させる工程と、前記第8、前記第7、前記第4および前記第2の絶縁膜を除去して、前記電極材料からなるピラー型電極を露出する工程と、を有する半導体装置101の製造方法を用いることにより、上記課題を解決できる。【選択図】図1

請求項（抜粋）：

コンタクトプラグが埋設された層間絶縁膜上に第1の絶縁膜、第2の絶縁膜、第3の絶縁膜、第4の絶縁膜、第5の絶縁膜および第6の絶縁膜をこの順序で積層した後、前記第6の絶縁膜上に、平面視したときにライン間に前記コンタクトプラグが配置されるようなラインパターンからなる第1のフォトレジスト膜を形成する工程と、 前記第1のフォトレジスト膜をマスクとして前記第6の絶縁膜および前記第5の絶縁膜を順次エッチングした後、前記第5の絶縁膜をマスクとして前記第4の絶縁膜、前記第3の絶縁膜、前記第2の絶縁膜および前記第1の絶縁膜を順次エッチングして、前記コンタクトプラグを露出させる第1の溝部を形成する工程と、 前記第1の溝部を充填するように、前記第4の絶縁膜上に電極材料を堆積した後、前記第4の絶縁膜が露出するまで前記電極材料を除去する工程と、 前記第4の絶縁膜上に、第7の絶縁膜、第8の絶縁膜および第9の絶縁膜をこの順序で形成した後、平面視したときにライン下に前記コンタクトプラグを配置するとともに、前記第1の溝部のラインと交差するラインパターンからなる第2のフォトレジスト膜を形成する工程と、 前記第2のフォトレジスト膜をマスクとして前記第9の絶縁膜および前記第8の絶縁膜をエッチングした後、前記第8の絶縁膜をマスクとして前記第7の絶縁膜、前記第4の絶縁膜、前記第3の絶縁膜および前記第2の絶縁膜を順次エッチングして、前記第1の絶縁膜を露出させる第2の溝部を形成すると共に、前記電極材料をピラー型に残存させる工程と、 前記第8の絶縁膜、前記第7の絶縁膜、前記第4の絶縁膜および前記第2の絶縁膜を除去して、前記電極材料からなるピラー型電極を露出する工程と、を有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/320 ,  H01L 21/824 ,  H01L 27/108 ,  H01L 23/52

FI (4件)：

H01L21/88 B ,  H01L27/10 621Z ,  H01L27/10 671B ,  H01L21/88 M

Fターム (58件)：

5F033HH04 ,  5F033HH07 ,  5F033HH19 ,  5F033HH33 ,  5F033JJ07 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033MM30 ,  5F033NN06 ,  5F033NN07 ,  5F033NN19 ,  5F033PP06 ,  5F033QQ04 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ15 ,  5F033QQ16 ,  5F033QQ20 ,  5F033QQ28 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ58 ,  5F033QQ65 ,  5F033RR03 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR15 ,  5F033SS11 ,  5F033VV06 ,  5F033VV10 ,  5F033VV16 ,  5F033XX04 ,  5F083AD04 ,  5F083AD21 ,  5F083AD48 ,  5F083AD49 ,  5F083GA27 ,  5F083JA02 ,  5F083JA14 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083NA01 ,  5F083PR03 ,  5F083PR05 ,  5F083PR06 ,  5F083PR07 ,  5F083PR40

引用特許：

出願人引用 (3件)

• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願2000-025228   出願人：株式会社日立製作所
• 半導体装置の製造方法および半導体装置
  公報種別：公開公報   出願番号：特願2002-028379   出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ, エルピーダメモリ株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2003-384658   出願人：ソニー株式会社