特許
J-GLOBAL ID：201003034045209928
半導体装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
ポレール特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2009-097025
公開番号（公開出願番号）：特開2010-251404
出願日： 2009年04月13日
公開日（公表日）： 2010年11月04日
要約：
【課題】パワー半導体装置における高耐圧化と小型化とを両立できる半導体装置を提供する。【解決手段】本発明に係る半導体装置は、ガードリングによるターミネーション領域を有する高耐圧パワー半導体装置であって、能動領域は第1のバリアメタル層を介して第1の電極と接合され、前記ガードリングは第2のバリアメタル層を介して第2の電極と接合され、チャネルストッパは第3のバリアメタル層を介して第3の電極と接合されている。前記バリアメタル層は各々に間隔をあけて配設され、前記ターミネーション領域を横断する方向において、前記各バリアメタル層(第1乃至第3のバリアメタル層)の幅は接合する前記各電極(第1乃至第3の電極)の幅よりも広く、かつ前記各バリアメタル層の一部が前記接合する各電極の前記横断する方向における両側からはみ出していることを特徴とする。【選択図】図1
請求項（抜粋）：
半導体基板の一方の主表面に形成された第1導電型の能動領域と、前記能動領域を取り囲むように前記主表面に形成された第2導電型の複数のガードリングと、前記複数のガードリングからなる領域を取り囲むように前記主表面に形成された第1導電型のチャネルストッパとを有し、
前記能動領域に接合する第1の電極と、前記複数のガードリングの個々に接合する複数の第2の電極と、前記チャネルストッパに接合する第3の電極とを有し、
前記能動領域と前記複数のガードリングの最内周のガードリングとに跨り前記主表面上に形成された絶縁膜と、前記複数のガードリング間に跨り前記主表面上に形成された絶縁膜と、前記複数のガードリングの最外周のガードリングと前記チャネルストッパとに跨り前記主表面上に形成された絶縁膜とを有する半導体装置であって、
前記能動領域と前記第1の電極との間に介在する第1のバリアメタル層と、前記複数のガードリングと前記複数の第2の電極との間に介在する第2のバリアメタル層と、前記チャネルストッパと前記第3の電極との間に介在する第3のバリアメタル層とを更に有し、
前記バリアメタル層は各々に間隔をあけて配設され、
前記複数のガードリングからなる領域を横断する方向において、前記各バリアメタル層(第1乃至第3のバリアメタル層)の幅は接合する前記各電極(第1乃至第3の電極)の幅よりも広く、かつ前記各バリアメタル層の一部は前記各バリアメタル層がそれぞれ接合する前記各電極の前記横断する方向における両側からはみ出していることを特徴とする半導体装置。
IPC (6件)：
H01L 29/06
, H01L 29/78
, H01L 29/739
, H01L 21/336
, H01L 29/41
, H01L 21/28
H01L29/78 652P
, H01L29/78 655F
, H01L29/78 658F
, H01L29/06 301G
, H01L29/44 Y
, H01L21/28 301R
4M104BB02
, 4M104BB03
, 4M104BB14
, 4M104BB26
, 4M104BB30
, 4M104BB36
, 4M104CC01
, 4M104DD64
, 4M104DD66
, 4M104FF02
, 4M104FF07
, 4M104FF17
, 4M104FF18
, 4M104FF35
, 4M104FF37
, 4M104GG18
, 4M104HH16
