特許
J-GLOBAL ID：200903007249810266

半導体装置および半導体装置の製造方法

発明者：
小野沢 勇一

小野沢 勇一 について


出願人/特許権者：
富士電機デバイステクノロジー株式会社

富士電機デバイステクノロジー株式会社 について


代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2003-355628
公開番号（公開出願番号）：特開2004-158844
出願日： 2003年10月15日
公開日（公表日）： 2004年06月03日
要約：
【課題】ガードリングの幅を縮小して、耐圧構造部の面積を低減すること。制御電極用ボンディングパッドの下に能動素子を形成して、高耐圧小電流素子においても活性領域の割合を高くすること。【解決手段】基板表面に初期酸化膜11a〜11eを形成し、その初期酸化膜11a〜11eの、ガードリングの形成領域上の開口幅をレジストにより狭めた後、イオン注入および活性化熱処理によってガードリング5a〜5dを形成する。そして、アノード電極4、フィールドプレート6a〜6dおよびストッパー電極8を、同一の導電性薄膜により形成するとともに、アノード電極4に、導電性厚膜をパターニングして形成した厚膜電極10を接触させた構成とすることによって、ガードリング5a,5b,5c,5dの幅を狭くする。IGBT等では、ゲート電極およびゲートパッドを導電性厚膜で形成し、それらの下に、絶縁膜を介してIGBT等のセルを配置する。【選択図】 図2
請求項（抜粋）：
第1の電極と、 前記第1の電極上に設けられた第1導電型の第1の半導体領域と、 前記第1の半導体領域の表面層に選択的に形成された第2導電型の第2の半導体領域と、 前記第2の半導体領域から離れ、かつ前記第2の半導体領域を囲むように、前記第1の半導体領域の表面層に選択的に形成された第2導電型のガードリングと、 前記第2の半導体領域に接触し、かつ絶縁膜を介して前記第1の半導体領域の表面の一部を覆う第2の電極と、 前記ガードリングに接触し、かつ絶縁膜を介して前記第1の半導体領域の表面の一部を覆うフィールドプレートと、 前記第2の電極に接触し、かつ前記第2の電極および前記フィールドプレートよりも厚く形成された厚膜電極と、 を具備し、 前記ガードリングは、互いに離れた状態で複数形成されており、各ガードリングにそれぞれ個別にフィールドプレートが接触しており、 前記第2の電極および前記フィールドプレートは、多層膜であることを特徴とする半導体装置。
IPC (2件)：
H01L29/78 ,  H01L21/336
FI (5件)：
H01L29/78 652P ,  H01L29/78 652Q ,  H01L29/78 652S ,  H01L29/78 658A ,  H01L29/78 658F
引用特許：
出願人引用 (1件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願平11-221400   出願人：株式会社日立製作所, 日立原町電子工業株式会社
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM