特許
J-GLOBAL ID：201003034431454635
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (3件)：
伊藤 洋二
, 三浦 高広
, 水野 史博
公報種別：公開公報
出願番号（国際出願番号）：特願2009-091794
公開番号（公開出願番号）：特開2010-245248
出願日： 2009年04月06日
公開日（公表日）： 2010年10月28日
要約：
【課題】外部のドライブ回路からIGBTのゲート端子に電圧を印加するようにした半導体装置において、ドライブ回路側の構成を変更することなく、半導体装置側にてスイッチング損失のバラツキの低減が図れるようにする。【解決手段】IGBT10のゲート端子10aとドライブ回路30とを電気的に接続する接続部3eと、当該ゲート端子10aとの間に、IGBT10の閾値電圧のバラツキに起因するスイッチング損失を補正するトリミング抵抗1a、1bを設ける。それによれば、半導体装置100は、トリミング抵抗1a、1bを内蔵するものとなり、このトリミング抵抗1a、1bは上記スイッチング損失のバラツキを吸収するようにトリミングすることができるため、ドライブ回路30側の構成を変更することなく、半導体装置100側にてスイッチング損失のバラツキの低減が図れる。【選択図】図1
請求項（抜粋）：
制御端子(10a)に印加される電圧に応じて第1の端子(10b)から第2の端子(10c)に電流を流すようにしたスイッチ素子(10)と、
前記スイッチ素子(10)の前記制御端子(10a)と外部とを電気的に接続する接続部(3e)とを備え、
前記接続部(3e)を介して外部回路(30)から前記スイッチ素子(10)の前記制御端子(10a)に前記電圧を印加するようにした半導体装置において、
前記接続部(3e)と前記スイッチ素子(10)の前記制御端子(10a)との間に、前記スイッチ素子(10)のスイッチング損失のバラツキを補正するトリミング抵抗(1a、1b)が設けられていることを特徴とする半導体装置。
IPC (3件)：
H01L 23/50
, H01L 25/07
, H01L 25/18
H01L23/50 X
, H01L25/04 C
5F067AA00
, 5F067AB01
, 5F067AB10
, 5F067BA05
, 5F067CD10
, 5F067DE01
, 5F067DF01
