特許
J-GLOBAL ID:201003038455534074
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
速水 進治
公報種別:公開公報
出願番号(国際出願番号):特願2008-322971
公開番号(公開出願番号):特開2010-147254
出願日: 2008年12月18日
公開日(公表日): 2010年07月01日
要約:
【課題】ゲート電極の抵抗を低減しつつ、寄生容量やチップ面積の増大を抑制して、高周波特性を向上できる半導体装置を提供する。【解決手段】実施形態の半導体装置は、ソース拡散層110とドレイン拡散層120とゲート電極100とにより構成された単位電界効果トランジスタを電気的に並列接続したマルチフィンガー構造の電界効果トランジスタと、この電界効果トランジスタの上部に電気的に接続した多層配線構造とを備え、ソース拡散層110の第2の配線(M1配線150)およびドレイン拡散層120の第3の配線(M1配線150)より上層にゲート電極100の第1の配線(M2配線160)を設けるものである。【選択図】図3
請求項(抜粋):
基板と、前記基板上に設けられた複数の電界効果トランジスタと、前記電界効果トランジスタの上部に電気的に接続された多層配線構造と、を備えた半導体装置であって、
前記電界効果トランジスタは、
前記基板の表面近傍に設けられたソース拡散層と、
前記基板の表面近傍に設けられたドレイン拡散層と、
前記ソース拡散層と前記ドレイン拡散層と間の前記基板の上部に絶縁膜を介して設けられたゲート電極と、を有し、
前記多層配線構造は、
前記ゲート電極の上部に設けられた複数の第1のコンタクトと、
前記ソース拡散層の上部に設けられた複数の第2のコンタクトと、
前記ドレイン拡散層の上部に設けられた複数の第3のコンタクトと、
前記第1のコンタクトの上部に設けられた接続パッドと、
前記接続パッドの上部に設けられた導電プラグと、
前記導電プラグの上部に設けられた第1の配線と、
前記第2のコンタクトの上部に設けられた第2の配線と、
前記第3のコンタクトの上部に設けられた第3の配線と、を有し、
前記第1の配線は、前記第1のコンタクト、前記接続パッド、および前記導電プラグを介して前記ゲート電極に電気的に接続され、前記接続パッドは、前記第2の配線および前記第3の配線と同層に設けられ、
前記第1の配線は、前記第2の配線および前記第3の配線よりも上層に設けられたことを特徴とする半導体装置。
IPC (10件):
H01L 21/338
, H01L 29/812
, H01L 21/320
, H01L 23/52
, H01L 21/822
, H01L 27/04
, H01L 21/768
, H01L 21/823
, H01L 27/088
, H01L 27/095
FI (8件):
H01L29/80 F
, H01L21/88 Z
, H01L27/04 A
, H01L27/04 D
, H01L21/90 A
, H01L27/08 102D
, H01L29/80 L
, H01L29/80 E
Fターム (55件):
5F033HH11
, 5F033HH18
, 5F033HH19
, 5F033HH21
, 5F033HH32
, 5F033HH33
, 5F033HH34
, 5F033JJ11
, 5F033JJ18
, 5F033JJ19
, 5F033JJ21
, 5F033JJ32
, 5F033JJ33
, 5F033JJ34
, 5F033KK01
, 5F033MM13
, 5F033NN07
, 5F033UU05
, 5F033VV06
, 5F033XX08
, 5F033XX24
, 5F038AV06
, 5F038CA02
, 5F038CA07
, 5F038CD12
, 5F038CD13
, 5F038CD18
, 5F038EZ10
, 5F038EZ15
, 5F038EZ20
, 5F048AA01
, 5F048AC01
, 5F048AC03
, 5F048BA01
, 5F048BB01
, 5F048BC01
, 5F048BE03
, 5F048BF01
, 5F048BF07
, 5F048BF11
, 5F048BF12
, 5F048BF15
, 5F048BF16
, 5F102FA03
, 5F102GA16
, 5F102GA17
, 5F102GB01
, 5F102GB02
, 5F102GC01
, 5F102GD01
, 5F102GD10
, 5F102GJ03
, 5F102GL03
, 5F102GS07
, 5F102GS09
引用特許:
前のページに戻る