特許
J-GLOBAL ID：201003040927954298
データ読出回路
発明者：
出願人/特許権者：
代理人 (3件)：
久原 健太郎
, 内野 則彰
, 木村 信行
公報種別：公開公報
出願番号（国際出願番号）：特願2009-035514
公開番号（公開出願番号）：特開2010-192039
出願日： 2009年02月18日
公開日（公表日）： 2010年09月02日
要約：
【課題】消費電流の少ないデータ読出回路を提供する。【解決手段】読出期間において、信号Φ2がローなので、NMOSトランジスタ14がオフする。よって、NMOSトランジスタ14は電流を流さない。また、データD2がハイであるので、インバータ23の出力電圧がローになり、NMOSトランジスタ32がオフする。よって、NMOSトランジスタ32は電流を流さない。また、PMOSトランジスタ31において、ソース及びドレインが電源電圧VDDであるので、電流が流れない。すると、ラッチ回路21のデータ保持動作完了後(時間t4以後)の読出期間でデータ読出回路に電流が流れなくなるので、その分、データ読出回路の消費電流が少なくなる。【選択図】図1
請求項（抜粋）：
不揮発性記憶素子のデータを読出端子から読み出すデータ読出回路において、
前記データを記憶する前記不揮発性記憶素子と、
前記不揮発性記憶素子と前記読出端子との間に設けられる第一スイッチと、
前記読出端子と第二電源電圧供給端子との間に設けられる第二スイッチと、
前記データを読み出す読出期間に、前記データを保持するラッチ回路と、
を備えることを特徴とするデータ読出回路。
IPC (1件)：
FI (1件)：
Fターム (5件)：
5B125BA01
, 5B125CA04
, 5B125CA27
, 5B125ED07
, 5B125FA02
