特許
J-GLOBAL ID:201003043105338888

多層プリント配線板

発明者:
出願人/特許権者:
代理人 (1件): 田下 明人
公報種別:公開公報
出願番号(国際出願番号):特願2010-211908
公開番号(公開出願番号):特開2010-283396
出願日: 2010年09月22日
公開日(公表日): 2010年12月16日
要約:
【課題】 3GHzを越えても誤動作やエラーの発生しない多層プリント配線板を提案する。 【解決手段】 コア基板30のグランド用スルーホール36Eと電源用スルーホール36Pとが、格子状に配設され、X方向およびY方向での誘導起電力の打ち消しがなされる。これにより、相互インダクタンスを小さくし、高周波ICチップを実装したとしても誤作動やエラーなどが発生することなく、電気特性や信頼性を向上させることができる。【選択図】 図11
請求項(抜粋):
複数のスルーホールを有するコア基板上に、両面もしくは片面に層間絶縁層と導体層が形成されて、バイアホールを介して、電気的な接続を行われる多層プリント配線板において、 前記コア基板のスルーホールは、グランド用スルーホールと電源用スルーホールとが格子状もしくは千鳥状に配設されていることを特徴とする多層プリント配線板。
IPC (1件):
H05K 3/46
FI (4件):
H05K3/46 N ,  H05K3/46 B ,  H05K3/46 Z ,  H05K3/46 Q
Fターム (31件):
5E346AA12 ,  5E346AA15 ,  5E346AA32 ,  5E346AA38 ,  5E346AA42 ,  5E346AA43 ,  5E346AA53 ,  5E346BB02 ,  5E346BB03 ,  5E346BB04 ,  5E346BB06 ,  5E346BB07 ,  5E346CC09 ,  5E346CC10 ,  5E346CC13 ,  5E346CC32 ,  5E346DD02 ,  5E346DD12 ,  5E346DD22 ,  5E346DD32 ,  5E346DD33 ,  5E346EE01 ,  5E346EE31 ,  5E346FF23 ,  5E346FF45 ,  5E346GG15 ,  5E346GG17 ,  5E346GG22 ,  5E346GG28 ,  5E346HH03 ,  5E346HH07
引用特許:
審査官引用 (3件)

前のページに戻る