特許
J-GLOBAL ID：201003045682912227

電子部品

発明者：
大野 和幸

大野 和幸 について

, 
田中 祥雄

田中 祥雄 について

, 
中島 清

中島 清 について

, 
鞍谷 直人

鞍谷 直人 について

, 
前川 智史

前川 智史 について


出願人/特許権者：
オムロン株式会社

オムロン株式会社 について


代理人 (1件)： 中野 雅房
公報種別：公開公報
出願番号（国際出願番号）：特願2008-172109
公開番号（公開出願番号）：特開2010-016030
出願日： 2008年07月01日
公開日（公表日）： 2010年01月21日
要約：
【課題】基板に設けた接地電極に導電性キャップを接合させることにより半導体素子のパッケージを構成した電子部品において、安価な手段によって導電性接着樹脂が内部に流れ出るのを防ぎ、さらに高さのばらつきを小さくする。【解決手段】基板52と導電性キャップ54により、基板52上面に実装した半導体素子を収納するためのパッケージを構成する。基板52の上面外周部に接地電極57を環状に形成する。接地電極57の内周部上面をソルダーレジスト67によって覆う。導電性キャップ54の外周下端面には略水平に屈曲したフランジ70が形成されている。導電性キャップ54を基板52の上面に配置し、フランジ70の下面をソルダーレジスト67の上面に当接させる。さらに、ソルダーレジスト67よりも外周側において、フランジ70の下面と接地電極57との間に形成された空間に導電性接合部材73を充填して導電性キャップ54を基板52に接合させる。【選択図】図5
請求項（抜粋）：
基板の上面に半導体素子を実装し、前記基板の上面の前記半導体素子を囲む領域に接地電極を形成し、前記半導体素子を覆うようにして前記基板の上に導電性キャップを重ねて導電性接合部材により前記導電性キャップの下面全周を前記接地電極に接合させた電子部品において、 前記導電性キャップは下面の一部に押し当て部を有し、前記押し当て部よりも外周側において前記導電性キャップの下面と前記接地電極とを前記導電性接合部材によって接合させたことを特徴とする電子部品。
IPC (1件)：
H01L 23/02
FI (2件)：
H01L23/02 B ,  H01L23/02 J
引用特許：
出願人引用 (2件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM