特許
J-GLOBAL ID：201003048442721733

半導体記憶装置

発明者：
浅尾 吉昭

浅尾 吉昭 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (20件)： 蔵田 昌俊 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  風間 鉄也 ,  勝村 紘 ,  河井 将次 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓 ,  市原 卓三 ,  山下 元
公報種別：公開公報
出願番号（国際出願番号）：特願2009-070579
公開番号（公開出願番号）：特開2010-225783
出願日： 2009年03月23日
公開日（公表日）： 2010年10月07日
要約：
【課題】最適な書き込み電流を磁気抵抗素子に供給する。【解決手段】半導体記憶装置は、半導体基板11に設けられた選択トランジスタ13と、半導体基板11の上方に設けられ、かつ第1の方向に延在する第1の配線層BLと、磁化の方向が固定された固定層22Aと、固定層22A上に設けられた非磁性層22Bと、非磁性層22B上に設けられかつ磁化の方向が可変である記録層22Cとを有し、かつ第1の配線層BLの上方に設けられ磁気抵抗素子22と、第1の方向に延在し、かつ選択トランジスタ13の拡散領域17に電気的に接続された第2の配線層bBLとを含む。固定層22Aは第1の配線層BLに電気的に接続され、記録層22Cは選択トランジスタ13の拡散領域16に電気的に接続される。【選択図】 図3
請求項（抜粋）：
半導体基板に設けられた選択トランジスタと、 前記半導体基板の上方に設けられ、かつ第1の方向に延在する第1の配線層と、 磁化の方向が固定された固定層と、前記固定層上に設けられた非磁性層と、前記非磁性層上に設けられかつ磁化の方向が可変である記録層とを有し、かつ前記第1の配線層の上方に設けられ、前記固定層は前記第1の配線層に電気的に接続され、前記記録層は前記選択トランジスタの第1の拡散領域に電気的に接続された、磁気抵抗素子と、 前記第1の方向に延在し、かつ前記選択トランジスタの第2の拡散領域に電気的に接続された第2の配線層と を具備することを特徴とする半導体記憶装置。
IPC (4件)：
H01L 21/824 ,  H01L 27/105 ,  G11C 11/15 ,  H01L 43/08
FI (3件)：
H01L27/10 447 ,  G11C11/15 110 ,  H01L43/08 Z
Fターム (33件)：
4M119AA03 ,  4M119BB01 ,  4M119BB03 ,  4M119CC05 ,  4M119DD09 ,  4M119DD17 ,  4M119DD22 ,  4M119DD24 ,  4M119DD25 ,  4M119DD33 ,  4M119DD45 ,  4M119DD60 ,  4M119EE23 ,  4M119EE27 ,  4M119EE40 ,  4M119FF05 ,  4M119FF14 ,  4M119FF17 ,  5F092AA15 ,  5F092AB08 ,  5F092AC08 ,  5F092AC12 ,  5F092AD03 ,  5F092AD23 ,  5F092AD25 ,  5F092BB30 ,  5F092BB33 ,  5F092BB38 ,  5F092BC04 ,  5F092BC07 ,  5F092BC08 ,  5F092BC42 ,  5F092BC43
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM