特許
J-GLOBAL ID:201003055285950886

三次元メモリデバイス

発明者:
出願人/特許権者:
代理人 (2件): 伊丹 勝 ,  田村 和彦
公報種別:公開公報
出願番号(国際出願番号):特願2008-182410
公開番号(公開出願番号):特開2010-020863
出願日: 2008年07月14日
公開日(公表日): 2010年01月28日
要約:
【課題】リーク電流の影響を低減した層選択方式を適用した三次元メモリデバイスを提供する。【解決手段】メモリセルが二次元マトリクス状に配列されたマットを複数層積層して構成され、各マット内でメモリセル選択を行うアクセス信号線とデータ線とがそれぞれ隣接マット間で共有された三次元メモリデバイスであって、積層されたマットが3つ以上の複数グループに分けられ、その複数グループの一つが選択されるときに、残りのグループの一部においてメモリセルがリーク電流の流れる状態にバイアスされ、残部においてメモリセルがリーク電流の流れない状態にバイアスされる。【選択図】図17
請求項(抜粋):
メモリセルが二次元マトリクス状に配列されたマットを複数層積層して構成され、各マット内でメモリセル選択を行うアクセス信号線とデータ線とがそれぞれ隣接マット間で共有された三次元メモリデバイスにおいて、 積層されたマットが3つ以上の複数グループに分けられ、その複数グループの一つが選択されるときに、残りのグループの一部においてメモリセルがリーク電流の流れる状態にバイアスされ、残部においてメモリセルがリーク電流の流れない状態にバイアスされる ことを特徴とする三次元メモリデバイス。
IPC (2件):
G11C 13/00 ,  H01L 27/10
FI (2件):
G11C13/00 A ,  H01L27/10 451
Fターム (3件):
5F083FZ10 ,  5F083GA10 ,  5F083GA11
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る