特許
J-GLOBAL ID：201003058352655036
半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
秋元 輝雄
公報種別：公開公報
出願番号（国際出願番号）：特願2008-293469
公開番号（公開出願番号）：特開2010-123620
出願日： 2008年11月17日
公開日（公表日）： 2010年06月03日
要約：
【課題】製品の小型化を阻害することなく且つ光学特性を損なうことなく製造工程を簡略することが可能な、半導体装置の製造方法を提供することにある。【解決手段】基板上に複数の光半導体素子が実装されてなる光半導体素子実装基板30を下金型1にセットし、下金型1と一次上金型10による一次トランスファーモールドで前記光半導体素子実装基板30上に、光半導体素子31を囲うように枠体32を形成し、その後光半導体素子実装基板30を下金型1にセットしたままで下金型1と二次上金型20による二次トランスファーモールドで前記光半導体素子実装基板30上の光半導体素子31及び枠体32を覆うように透光部52を形成するようにした。そして、二次トランスファーモールド後に、下金型1から多数個取り成型品(半導体装置)を取り出してダイサーカットにより個々の半導体装置に個片化するようにした。【選択図】図7
請求項（抜粋）：
下金型に、所定の間隔で複数の光半導体素子が実装されてなる光半導体素子実装基板をセットする工程と、
前記下金型と、複数の枠体形成用キャビティが形成された一次上金型とによる一次トランスファーモールドで前記光半導体素子実装基板上に、前記光半導体素子を囲うように遮光性及び反射性を有する熱硬化性樹脂からなる枠体を形成する工程と、
前記下金型に前記光半導体素子実装基板をセットしたままで前記一次上金型を透光部形成用キャビティが形成された二次上金型に交換した後に、前記下金型と前記二次上金型とによる二次トランスファーモールドで前記光半導体素子実装基板上の前記光半導体素子及び前記枠体を覆うように、前記光半導体素子が発光又は受光する光の波長領域の少なくとも一部に対して透光性を有する熱硬化性樹脂からなる透光部を形成する工程と、
前記下金型及び前記二次上金型から、前記光半導体素子実装基板上に前記枠体及び前記透光部が形成されてなる多面取り半導体装置を取り出す工程と、
前記多面取り半導体装置を所定の間隔で切断することにより個々の半導体装置に個片化する工程とを有することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 33/48
, H01L 31/02
, H01L 23/28
H01L33/00 N
, H01L31/02 B
, H01L23/28 D
4M109AA02
, 4M109BA04
, 4M109CA21
, 4M109DA02
, 4M109DB07
, 4M109EA11
, 4M109EC11
, 4M109GA01
, 5F041AA42
, 5F041AA47
, 5F041DA43
, 5F041DA59
, 5F088BA15
, 5F088BA18
, 5F088JA06
, 5F088JA20
出願人引用 (3件)
審査官引用 (5件)
全件表示
前のページに戻る
