集積回路におけるワン・タイム・プログラマブル素子システム

発明者： ,
出願人/特許権者：
代理人 (2件)：本田淳 , 池上美穂
公報種別：公表公報
出願番号（国際出願番号）：特願2010-511240
公開番号（公開出願番号）：特表2010-529677
出願日： 2008年05月19日
公開日（公表日）： 2010年08月26日
要約：

製造後に検出された1つまたは複数の不良メモリ・セルを取り換えるための冗長メモリ・セルを有するリペアブル・メモリ・アレイ(301)を具備するシステム。システムは、1つまたは複数の動作パラメータ、たとえば動作電流、動作電圧、抵抗、キャパシタンス、タイミング特性、および動作モードを調整可能な回路を含む非メモリ・アレイ回路を備える。ワン・タイム・プログラマブル素子(105)の組を用いて、動作パラメータを変更するための情報と、不良メモリ・セルを冗長メモリ・セルと取り換えるための情報とを選択的に記憶することができる。【選択図】図1

請求項（抜粋）：

システムであって、製造後に検出される不良メモリ・セルを取り換えるための冗長メモリ・セルを含むメモリ・アレイ回路と、動作電流、動作電圧、抵抗、キャパシタンス、コンダクタンス、インダクタンス、周波数、タイミング特性、チューニング特性、一群の回路からの一つの回路の選択、および動作モードからなる群のうちの一つの動作パラメータを製造後に調整するための回路を含む非メモリ・アレイ回路と、製造後にシステムを変更するための情報を記憶するようにプログラム可能なワン・タイム・プログラマブル素子であって、前記メモリ・アレイ回路と前記非メモリ・アレイ回路とを含む回路群のうちのいずれか1つに製造後に割り当てられるようにプログラム可能であるとともに、製造後に検出された前記メモリ・アレイ回路の不良メモリ・セルを取り換えることと、製造後に前記非メモリ・アレイ回路の前記動作パラメータを調整することとを含む群のうちのいずれか1つに関する情報を記憶するようにプログラム可能なワン・タイム・プログラマブル素子と、前記ワン・タイム・プログラマブル素子に結合され、前記ワン・タイム・プログラマブル素子内に記憶されたプログラムされた情報を受け取る制御回路であって、前記メモリ・アレイ回路と前記非メモリ・アレイ回路とに結合されており、前記ワン・タイム・プログラマブル素子が割り当てられている前記回路群のうちの1つに、前記ワン・タイム・プログラマブル素子内に記憶されたプログラムされた情報を与える制御回路と、を備えるシステム。

IPC (6件)：

H01L 21/82 , H01L 21/822 , H01L 27/04 , G11C 17/14 , G11C 16/06 , G11C 16/02

FI (7件)：

H01L21/82 S , H01L27/04 V , H01L21/82 R , H01L27/04 B , G11C17/06 B , G11C17/00 639 , G11C17/00 601E

Fターム (39件)：

5B125BA14 , 5B125CA07 , 5B125DD04 , 5B125DD10 , 5B125DE07 , 5B125DE08 , 5B125DE09 , 5B125DE10 , 5B125DE12 , 5B125DE13 , 5B125EA10 , 5B125EF10 , 5B125EG08 , 5B125EG16 , 5B125EK02 , 5B125EK03 , 5B125FA01 , 5F038AV15 , 5F038BB07 , 5F038CD06 , 5F038CD09 , 5F038DF05 , 5F038DF08 , 5F038DT08 , 5F038DT15 , 5F038EZ20 , 5F064BB13 , 5F064BB14 , 5F064BB15 , 5F064BB23 , 5F064BB31 , 5F064EE47 , 5F064EE54 , 5F064FF02 , 5F064FF05 , 5F064FF06 , 5F064FF08 , 5F064FF26 , 5F064FF42

引用特許：

審査官引用 (3件)

半導体集積回路装置
公報種別：公開公報出願番号：特願平10-253995 出願人：株式会社東芝
半導体集積回路及び半導体集積回路の製造方法
公報種別：公開公報出願番号：特願2002-030189 出願人：株式会社日立製作所
プログラム可能なデータ記憶装置としての電気ヒューズ
公報種別：公開公報出願番号：特願2005-163599 出願人：台湾積體電路製造股ふん有限公司

前のページに戻る