半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：松本洋一
公報種別：公開公報
出願番号（国際出願番号）：特願2009-258617
公開番号（公開出願番号）：特開2010-141310
出願日： 2009年11月12日
公開日（公表日）： 2010年06月24日
要約：

【課題】できるかぎり低コストの製造プロセスを用い、高良品率でIE効果が大きくオン電圧が低く、局所的な電界集中を抑制して高耐圧化することができる。【解決手段】n型半導体基板1の表面に、複数の並行トレンチ15と、該並行トレンチ15間に前記トレンチ15より幅の狭い突起状半導体領域を有し、該突起状半導体領域に、p型ベース層2と該p型ベース層2の表面側のn++領域を備え、前記突起状半導体領域の側壁にはゲート絶縁膜4aを介してゲート電極6を有する半導体装置であって、前記トレンチ15の深さが0.5μm乃至3.0μm、該トレンチの短辺幅が1.0μm以上であって、前記突起状半導体領域の短辺幅が0.5μm乃至3.0μmより広く、前記ゲート電極6の主材料が導電性ポリシリコンであって、厚さが0.2μm乃至1.0μmである半導体装置とする。【選択図】図4

請求項（抜粋）：

第1導電型半導体基板の一方の主面側に、複数の並行トレンチと該並行トレンチに挟まれ、前記並行トレンチより幅の狭い突起状半導体領域を有し、該突起状半導体領域に、第2導電型ベース層と該第2導電型ベース層の表面側に第1導電型領域を備え、前記突起状半導体領域の側壁にはゲート絶縁膜を介してゲート電極を備える半導体装置であって、前記突起状半導体領域の短辺幅が0.5μm乃至3.0μm、前記トレンチの深さが0.5μm乃至3.0μm、該トレンチの短辺幅が1.0μm以上であって前記突起状半導体領域の短辺幅より広く、前記ゲート電極の主材料が導電性多結晶シリコンであって、厚さが0.2μm乃至1.0μmであることを特徴とする半導体装置。

IPC (4件)：

H01L 29/739 , H01L 29/78 , H01L 21/336 , H01L 29/06

FI (7件)：

H01L29/78 655A , H01L29/78 658E , H01L29/78 658G , H01L29/78 652P , H01L29/78 658A , H01L29/78 653A , H01L29/78 652C

引用特許：

審査官引用 (9件)

半導体装置
公報種別：公開公報出願番号：特願2004-159468 出願人：株式会社東芝
半導体装置
公報種別：公開公報出願番号：特願2005-040083 出願人：株式会社豊田自動織機
MIS電界効果トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願2003-112457 出願人：白土猛英

全件表示

前のページに戻る