MIS電界効果トランジスタ及びその製造方法

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2003-112457
公開番号（公開出願番号）：特開2004-319808
出願日： 2003年04月17日
公開日（公表日）： 2004年11月11日
要約：

【課題】ショートチャネルの縦型のMIS電界効果トランジスタの形成。【解決手段】p型のシリコン基板1にトレンチ素子分離領域2、素子分離領域2底部にはp型チャネルストッパー領域3、シリコン基板1上に選択的に柱状構造のp型のエピタキシャル半導体層4が設けられ、この柱状構造の半導体層4の上部にはドレイン領域7及び6、p型のシリコン基板1の上面には柱状構造半導体層4の底部を充満したソース領域5、柱状構造半導体層4の側面にはゲート酸化膜10を介してバリアメタル11を有するゲート電極12、柱状半体層4の上部のドレイン領域7上に接して導電膜9が設けられており、バリアメタル14を有する導電プラグ15を介して上下にバリアメタルを有するAlCu配線17がそれぞれ接続されている構造に形成されたチャネル包囲型低抵抗メタルゲート電極を有する疑似SOI構造の縦型のMIS電界効果トランジスタ。【選択図】図1

請求項（抜粋）：

選択的に凸状構造部(柱状構造部あるいは筒状構造部)を有して形成された半導体基板と、前記半導体基板の凸状構造部の側面にゲート絶縁膜を介して設けられたゲート電極と、前記半導体基板の凸状構造部の上部に設けられたドレイン領域(あるいはソース領域)と、少なくとも前記ドレイン領域(あるいはソース領域)と離間して前記ドレイン領域(あるいはソース領域)に相対して前記半導体基板の凸状構造部の底部に設けられたソース領域(あるいはドレイン領域)と、前記ドレイン領域、前記ソース領域及び前記ゲート電極に配設された配線体とを備えてなることを特徴とするMIS電界効果トランジスタ。

IPC (3件)：

H01L29/78 , H01L21/8238 , H01L27/092

FI (3件)：

H01L29/78 301X , H01L27/08 321G , H01L27/08 321A

Fターム (71件)：

5F048AA01 , 5F048AA04 , 5F048AA07 , 5F048AC03 , 5F048BA16 , 5F048BB01 , 5F048BB04 , 5F048BB09 , 5F048BB12 , 5F048BC01 , 5F048BC03 , 5F048BC06 , 5F048BD01 , 5F048BD07 , 5F048BD09 , 5F048BF15 , 5F048BF16 , 5F048BG13 , 5F048BH07 , 5F140AA01 , 5F140AA02 , 5F140AA12 , 5F140AA24 , 5F140AA39 , 5F140AB03 , 5F140AC36 , 5F140BA01 , 5F140BB04 , 5F140BC13 , 5F140BD01 , 5F140BD05 , 5F140BD12 , 5F140BE10 , 5F140BF10 , 5F140BF11 , 5F140BF13 , 5F140BF14 , 5F140BF15 , 5F140BF44 , 5F140BF54 , 5F140BF59 , 5F140BF60 , 5F140BG30 , 5F140BG38 , 5F140BG46 , 5F140BH04 , 5F140BH06 , 5F140BH08 , 5F140BH15 , 5F140BH26 , 5F140BH30 , 5F140BH49 , 5F140BJ10 , 5F140BJ11 , 5F140BJ17 , 5F140BJ27 , 5F140BK02 , 5F140BK08 , 5F140BK13 , 5F140BK23 , 5F140CA02 , 5F140CA03 , 5F140CB02 , 5F140CB04 , 5F140CC01 , 5F140CC03 , 5F140CC05 , 5F140CE07 , 5F140CE08 , 5F140CE20 , 5F140CF05

引用特許：

審査官引用 (16件)

縦型電界効果トランジスタ、相補型の縦型電界効果トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願平7-142005 出願人：松下電器産業株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平4-125402 出願人：キヤノン株式会社
半導体素子及びその製造方法
公報種別：公開公報出願番号：特願平10-141462 出願人：エルジーセミコンカンパニーリミテッド

全件表示

前のページに戻る