特許
J-GLOBAL ID:201003068646149614

スケジュール作成方法、スケジュール作成装置及びコンピュータプログラム

発明者:
出願人/特許権者:
代理人 (4件): 牛木 護 ,  吉田 正義 ,  今枝 弘充 ,  梅村 裕明
公報種別:公開公報
出願番号(国際出願番号):特願2009-042643
公開番号(公開出願番号):特開2010-198339
出願日: 2009年02月25日
公開日(公表日): 2010年09月09日
要約:
【課題】より少ないメモリ消費で、与えられたシステムをMPLシステムとして表現できる形式に対してクリティカルチェーン法を適用可能とし、処理時間の不確定性が高い場合にも納期遅れを出さず、かつ納期短縮を図り得るスケジュール作成方法、スケジュール作成装置及びコンピュータプログラムを提供する。【解決手段】例えばシステムの稼動中にクリティカルチェーン法を適用して計画期間の短縮を図る場合でも、max-plus代数上で線形なMPL形式を導出するための行列A0k,Fk,B0,C0k,F*を利用して、当該クリティカルチェーン法を適用した際に用いるPB及びFBの位置及び値を簡単に取得することができる。従って、より少ないメモリ消費で、与えられたシステムをMPLシステムとして表現できる形式に対してクリティカルチェーン法を適用可能とし、処理時間の不確定性が高い場合にも納期遅れを出さず、かつ納期短縮を図り得る。【選択図】図2
請求項(抜粋):
一乃至複数の入力,一乃至複数の出力,及び複数の工程を組み合わせてなり、前記入力に投入した処理対象を前記複数の工程で処理してゆき、その処理結果を出力に送り出す離散事象システムの状態を表現するために、前記処理対象を受け渡す前記各工程の実行順序を表した先行制約関係情報と、前記各工程における実行時間とからなる入力パラメータを、max-plus代数上で線形なMPL形式に演算部が変換するスケジュール作成方法において、 前記max-plus代数上で線形なMPL形式を導出できるようにするために、前記各工程iにおける実行時間をdi(k)としたときに、前記入力パラメータに基づいて各要素をそれぞれ決定した、次の数141〜数144で定義されたシステム構造を表現する行列A0k,Fk,B0,C0k(但し、[X]ijは行列Xにおけるi行j列の要素である。kはk番目の前記処理対象の工程処理であることを表す。)と、
IPC (2件):
G05B 19/418 ,  G06Q 10/00
FI (2件):
G05B19/418 Z ,  G06F17/60 162A
Fターム (3件):
3C100AA01 ,  3C100AA21 ,  3C100BB11
引用特許:
審査官引用 (2件)

前のページに戻る