特許
J-GLOBAL ID:201003082797466967

高電圧GaNベースヘテロ接合トランジスタのための終端およびコンタクト構造

発明者:
出願人/特許権者:
代理人 (1件): ▲吉▼川 俊雄
公報種別:公表公報
出願番号(国際出願番号):特願2009-554728
公開番号(公開出願番号):特表2010-522434
出願日: 2008年03月20日
公開日(公表日): 2010年07月01日
要約:
基板、基板の上に配設される第1の活性層および第1の活性層上に配設される第2の活性層を含む半導体デバイスが提供される。二次元の電子ガス層が第1の活性層と第2の活性層との間に生じるように、第1の活性層より大きいバンドギャップを第2の活性層が有する。終端層が第2の活性層上に配設されて、InGaNを含む。ソース、ゲートおよびドレインコンタクトがこの終端層上に配設される。 【選択図】 図1
請求項(抜粋):
半導体デバイスであって、 基板と、 前記基板の上に配設される第1の活性層と、 前記第1の活性層上に配設される第2の活性層であって、二次元の電子ガス層が前記第1の活性層と前記第2の活性層との間に生じるように、前記第1の活性層より大きいバンドギャップを有する第2の活性層と、 前記第2の活性層上に配設される終端層であって、InGaNを含む終端層と、 前記終端層上に配設されるソース、ゲートおよびドレインコンタクトと、を備える、半導体デバイス。
IPC (4件):
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 21/28
FI (2件):
H01L29/80 H ,  H01L21/28 301B
Fターム (20件):
4M104AA04 ,  4M104AA07 ,  4M104BB02 ,  4M104BB05 ,  4M104BB09 ,  4M104BB14 ,  4M104CC01 ,  4M104FF27 ,  4M104GG12 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GN04 ,  5F102GQ01 ,  5F102GR04 ,  5F102HC01
引用特許:
審査官引用 (3件)

前のページに戻る