特許
J-GLOBAL ID：201003083577457580

表示装置、表示装置の製造方法、半導体装置、および電子機器

発明者：
石井 由威

石井 由威 について

, 
米屋 伸英

米屋 伸英 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2009-110473
公開番号（公開出願番号）：特開2010-262006
出願日： 2009年04月30日
公開日（公表日）： 2010年11月18日
要約：
【課題】開口率を低下させることなく確実に画素回路に対するフィードスルー電圧の影響を低減することが可能で、これにより画質の向上を図ることが可能な表示装置を提供することを目的とする。【解決手段】薄膜トランジスタTr1と、薄膜トランジスタTrのゲート絶縁膜と同一の絶縁層7を誘電体膜として用いた容量素子Csと、薄膜トランジスタTrと容量素子Csとを用いて構成された画素回路に接続された画素電極19とを備えた表示装置のバックプレーン1-1であり、特に絶縁層7は、ゲート絶縁膜部分7gの膜厚t1よりも、誘電体膜部分7cの膜厚t2が薄い。【選択図】図1
請求項（抜粋）：
薄膜トランジスタと、 前記薄膜トランジスタのゲート絶縁膜と同一の絶縁層を誘電体膜として用いた容量素子と、 前記薄膜トランジスタと前記容量素子とを用いて構成された画素回路に接続された画素電極とを備え、 前記絶縁層は、前記ゲート絶縁膜部分の膜厚よりも、前記誘電体膜部分の膜厚が薄い 表示装置。
IPC (6件)：
G02F 1/167 ,  G09F 9/30 ,  H01L 29/786 ,  H01L 21/336 ,  H01L 51/05 ,  G02F 1/136
FI (6件)：
G02F1/167 ,  G09F9/30 338 ,  H01L29/78 618B ,  H01L29/78 612Z ,  H01L29/28 100A ,  G02F1/1368
Fターム (63件)：
2H092GA11 ,  2H092JA24 ,  2H092JA25 ,  2H092JA26 ,  2H092JA34 ,  2H092JA37 ,  2H092MA04 ,  2H092MA13 ,  2H092MA17 ,  2H092NA07 ,  2H092PA06 ,  2K101AA04 ,  2K101BB11 ,  2K101BE01 ,  2K101BF51 ,  2K101DB08 ,  2K101EB11 ,  5C094AA02 ,  5C094AA21 ,  5C094BA03 ,  5C094BA75 ,  5C094CA19 ,  5C094DA13 ,  5C094DA15 ,  5C094DB04 ,  5C094EA10 ,  5C094FB01 ,  5C094FB14 ,  5F038AC05 ,  5F038AC15 ,  5F038AC17 ,  5F038AC18 ,  5F038CA09 ,  5F038EZ06 ,  5F038EZ11 ,  5F038EZ15 ,  5F038EZ20 ,  5F110AA30 ,  5F110BB02 ,  5F110CC01 ,  5F110CC03 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110EE03 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110FF01 ,  5F110FF27 ,  5F110GG05 ,  5F110GG42 ,  5F110HK02 ,  5F110HK21 ,  5F110HK32 ,  5F110HK33 ,  5F110NN03 ,  5F110NN27 ,  5F110NN36 ,  5F110NN72 ,  5F110NN73 ,  5F110QQ14
引用特許：
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM