特許
J-GLOBAL ID：201003086275068940

PLL周波数シンセサイザ

発明者：
小沢 誠一

小沢 誠一 について

, 
山本 周平

山本 周平 について


出願人/特許権者：
ザインエレクトロニクス株式会社

ザインエレクトロニクス株式会社 について


代理人 (2件)： 長谷川 芳樹 ,  柴田 昌聰
公報種別：公開公報
出願番号（国際出願番号）：特願2009-121118
公開番号（公開出願番号）：特開2010-272968
出願日： 2009年05月19日
公開日（公表日）： 2010年12月02日
要約：
【課題】ループフィルタの容量素子の面積の増大を抑制しつつループフィルタの自然周波数ωnを小さくすることができるPLL周波数シンセサイザを提供する。【解決手段】PLL周波数シンセサイザ1Aでは、位相比較部12,ゲート部13,チャージポンプ14,容量素子15,電位調整部16,電圧制御発振器18および帰還分周部19によりループが構成されている。このループにおいて、ゲート部13およびチャージポンプ14と電位調整部16とは並列的に設けられている。位相比較部12に入力される基準発振信号RCLKと帰還発振信号PCLKとの位相差が小さくなるように、チャージポンプ14から容量素子15へ充放電電流Icpが入力され、また、電位調整部16により容量素子15の第1端の電位が調整される。【選択図】図6
請求項（抜粋）：
入力される制御電圧値に応じた周波数を有する発振信号を出力する電圧制御発振器と、 前記電圧制御発振器から出力される発振信号または該発振信号の周波数を分周した周波数を有する信号を帰還発振信号として入力するとともに、基準発振信号をも入力し、これら帰還発振信号と基準発振信号との位相差を検出して、前記基準発振信号に対して前記帰還発振信号の位相が遅れているときに第1位相差信号を出力し、前記基準発振信号に対して前記帰還発振信号の位相が進んでいるときに第2位相差信号を出力する位相比較部と、 前記位相比較部から出力される第1位相差信号および第2位相差信号を入力して、前記基準発振信号のN周期(Nは2以上の整数)のうちM周期(Mは1以上N未満の整数)の割合で前記第1位相差信号および前記第2位相差信号を出力するゲート部と、 前記ゲート部から出力される第1位相差信号および第2位相差信号を入力して、これらの信号が表す位相差に応じた充放電電流を出力するチャージポンプと、 前記チャージポンプの出力端に接続される第1端と基準電位に接続される第2端とを有し、前記チャージポンプから出力される充放電電流を前記第1端に入力して充放電され、前記第1端の電位に応じた前記制御電圧値を前記電圧制御発振器へ出力する容量素子と、 前記位相比較部から出力される第1位相差信号および第2位相差信号を入力して、これらの信号が表す位相差に応じて前記容量素子の第1端の電位を上昇または下降させる電位調整部と、 を備えることを特徴とするPLL周波数シンセサイザ。
IPC (1件)：
H03L 7/093
FI (1件)：
H03L7/08 E
Fターム (13件)：
5J106AA04 ,  5J106CC01 ,  5J106CC21 ,  5J106CC38 ,  5J106CC41 ,  5J106CC52 ,  5J106DD13 ,  5J106DD43 ,  5J106GG07 ,  5J106GG15 ,  5J106HH03 ,  5J106KK12 ,  5J106KK22
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM