特許
J-GLOBAL ID:201003091088118350

薄膜トランジスタおよびその製造方法

発明者:
出願人/特許権者:
代理人 (2件): 実広 信哉 ,  渡部 崇
公報種別:公表公報
出願番号(国際出願番号):特願2010-506069
公開番号(公開出願番号):特表2010-525602
出願日: 2008年04月25日
公開日(公表日): 2010年07月22日
要約:
本発明は、薄膜トランジスタおよびその製造方法に関する。具体的に、本発明は、薄膜トランジスタにおいて、半導体層のチャネル物質としてSiを含む酸化亜鉛系物質を用いる薄膜トランジスタおよびその製造方法に関する。また、本発明は、チャネル物質の蒸着後にプラズマ窒化工程および酸素熱処理工程を経る薄膜トランジスタの製造方法に関する。さらに、本発明は、基板、ゲート電極、絶縁層、半導体層、ソース電極、およびドレイン電極を含む薄膜トランジスタにおいて、前記半導体層が、Siを含む酸化亜鉛系半導体チャネル物質を含む薄膜トランジスタに関する。
請求項(抜粋):
A)基板にゲート電極を形成するゲート電極形成ステップ; B)前記基板および前記ゲート電極上に絶縁層を形成する絶縁層形成ステップ; C)前記絶縁層上にチャネル物質としてSiを含む酸化亜鉛系物質を用いて半導体層を形成する半導体層形成ステップ;および D)前記半導体層に連結するようにソース電極およびドレイン電極を形成するソース電極およびドレイン電極形成ステップ; を含むことを特徴とする薄膜トランジスタの製造方法。
IPC (4件):
H01L 29/786 ,  H01L 21/336 ,  H01L 21/363 ,  C01B 33/113
FI (5件):
H01L29/78 618B ,  H01L29/78 618A ,  H01L29/78 616K ,  H01L21/363 ,  C01B33/113 Z
Fターム (60件):
4G072AA35 ,  4G072BB09 ,  4G072FF01 ,  4G072GG02 ,  4G072JJ07 ,  4G072NN11 ,  4G072NN25 ,  4G072RR25 ,  4G072UU01 ,  5F103AA08 ,  5F103DD30 ,  5F103GG01 ,  5F103JJ01 ,  5F103JJ03 ,  5F103KK10 ,  5F103LL13 ,  5F103PP03 ,  5F110AA16 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD05 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE07 ,  5F110EE08 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF27 ,  5F110FF28 ,  5F110FF29 ,  5F110FF30 ,  5F110GG01 ,  5F110GG07 ,  5F110GG25 ,  5F110GG32 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110GG58 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK07 ,  5F110HK09 ,  5F110HK32 ,  5F110HK33 ,  5F110HK34 ,  5F110HK35 ,  5F110QQ06
引用特許:
審査官引用 (3件)

前のページに戻る