特許

J-GLOBAL ID：201003093943174363

薄膜トランジスタおよび表示装置

発明者： 諸沢 成浩 ,  荒井 俊明
出願人/特許権者： ソニー株式会社
代理人 (4件)： 藤島 洋一郎 ,  三反崎 泰司 ,  長谷部 政男 ,  田名網 孝昭
公報種別：公開公報
出願番号（国際出願番号）：特願2008-174469
公開番号（公開出願番号）：特開2010-016163
出願日： 2008年07月03日
公開日（公表日）： 2010年01月21日
要約：

【課題】酸化物半導体膜におけるリーク電流の発生を抑制することが可能な薄膜トランジスタを提供する。【解決手段】薄膜トランジスタ1は、基板11上にゲート電極12を有し、このゲート電極12と基板11とを覆うように、ゲート絶縁膜13を有する。ゲート絶縁膜13上のゲート電極12に対応する領域には、酸化物半導体膜14が形成され、この酸化物半導体膜14上には、所定の間隔をおいてソース電極15Aおよびドレイン電極15Bが設けられている。酸化物半導体膜14のチャネル領域14A、ソース電極15Aおよびドレイン電極15Bを被覆するように、基板11の全面に渡って保護膜16が形成されている。保護膜16は、酸化アルミニウム膜により構成され、この酸化アルミニウム膜は、原子成膜法により形成される。保護膜16により、酸化物半導体膜14への水素の浸入が抑制される。【選択図】図1

請求項（抜粋）：

ゲート電極と、 前記ゲート電極に対応してチャネル領域を形成する酸化物半導体膜と、 前記酸化物半導体膜上に形成されたソース電極およびドレイン電極からなる一対の電極と、 前記酸化物半導体膜のチャネル領域に対向して設けられた一または複数の保護膜とを備え、 前記一または複数の保護膜のうち少なくとも一の保護膜が酸化アルミニウムを含んで構成されている 薄膜トランジスタ。

IPC (3件)：

H01L 29/786 ,  G09F 9/30 ,  G02F 1/136

FI (4件)：

H01L29/78 619A ,  H01L29/78 618B ,  G09F9/30 348A ,  G02F1/1368

Fターム (52件)：

2H092JA26 ,  2H092JA33 ,  2H092JB57 ,  2H092KA08 ,  2H092KA12 ,  2H092KA18 ,  2H092KB24 ,  2H092MA04 ,  2H092MA05 ,  2H092MA08 ,  2H092MA15 ,  2H092MA22 ,  2H092NA17 ,  5C094AA25 ,  5C094AA31 ,  5C094BA03 ,  5C094DA14 ,  5C094FB15 ,  5C094JA08 ,  5F110AA06 ,  5F110AA30 ,  5F110BB01 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110EE04 ,  5F110EE43 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF30 ,  5F110GG04 ,  5F110GG25 ,  5F110GG43 ,  5F110HK03 ,  5F110HK04 ,  5F110HK22 ,  5F110HK33 ,  5F110NN02 ,  5F110NN03 ,  5F110NN04 ,  5F110NN12 ,  5F110NN13 ,  5F110NN14 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN35 ,  5F110NN39 ,  5F110NN40

引用特許：

審査官引用 (4件)

• 薄膜トランジスタの製法
  公報種別：公開公報   出願番号：特願2005-255733   出願人：カシオ計算機株式会社
• トランジスタ
  公報種別：公開公報   出願番号：特願2005-304089   出願人：凸版印刷株式会社
• ポリシリコン層形成方法及びこれを用いた薄膜トランジスタの製造方法
  公報種別：公開公報   出願番号：特願2004-226675   出願人：韓國電子通信研究院
• 薄膜トランジスタの製法
  公報種別：公開公報   出願番号：特願2006-236828   出願人：財団法人高知県産業振興センター, カシオ計算機株式会社