特許
J-GLOBAL ID:201003094600443446

半導体デバイス

発明者:
出願人/特許権者:
代理人 (3件): 山田 卓二 ,  田中 光雄 ,  中野 晴夫
公報種別:公開公報
出願番号(国際出願番号):特願2009-166622
公開番号(公開出願番号):特開2010-045343
出願日: 2009年07月15日
公開日(公表日): 2010年02月25日
要約:
【課題】エンハンスメントモードトランジスタを作製する方法を提供する。【解決手段】基板1上の第1活性層3と、第1活性層3の上に、該第1活性層3に比較して高いバンドギャップを有する第2活性層4配設し、実質的にGaを含まないで少なくともAlを含む第2活性層4と、第2活性層4の少なくとも一部の上のゲート絶縁層5であって、第2活性層4の少なくとも一部を熱酸化して形成されたゲート絶縁層5と、ゲート絶縁層5の少なくとも一部の上のゲート電極6と、第2活性層4の上のソース電極7およびドレイン電極8とを含み、前記半導体デバイス10は、更に、動作時でゲート電極6とソース電極7が同電圧の場合、第1活性層3と第2活性層4の間で、ゲート電極6の外側でゲート電極6の位置以外に、2次元電子ガス2DEG層を含む。【選択図】図1
請求項(抜粋):
基板(1)上の第1活性層(3)と、 第1活性層(3)の上の第2活性層(4)であって、第2活性層(4)は第1活性層(3)に比較して高いバンドギャップを有し、実質的にGaを含まないで少なくともAlを含み、動作時に、第1活性層(3)と第2活性層(4)の間の界面の少なくとも一部の上に2次元電子ガス(2DEG)層(9)が存在する第2活性層(4)と、 第2活性層(4)の少なくとも一部の上のゲート絶縁層(5)と、 ゲート絶縁層(5)の少なくとも一部の上のゲート電極(6)と、 第2活性層(4)の上のソース電極(7)およびドレイン電極(8)と、を含み、 ゲート絶縁層(5)は第2活性層(4)の少なくとも一部の熱酸化により形成された熱酸化物であり、これにより、第2活性層の上部を消費して第2活性層の厚みを減らし、2DEGを部分的に空乏化した半導体デバイス(10)。
IPC (5件):
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 29/78 ,  H01L 29/786
FI (4件):
H01L29/80 H ,  H01L29/78 301B ,  H01L29/78 618B ,  H01L29/78 617T
Fターム (57件):
5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GM08 ,  5F102GQ01 ,  5F102GR04 ,  5F102GR09 ,  5F102GS04 ,  5F102GV06 ,  5F102GV08 ,  5F102HC01 ,  5F102HC10 ,  5F102HC15 ,  5F102HC19 ,  5F102HC21 ,  5F110BB13 ,  5F110CC01 ,  5F110DD04 ,  5F110DD05 ,  5F110DD12 ,  5F110DD13 ,  5F110FF01 ,  5F110FF02 ,  5F110FF23 ,  5F110GG04 ,  5F110GG19 ,  5F110GG44 ,  5F110HK06 ,  5F110NN03 ,  5F110NN23 ,  5F110NN24 ,  5F140AA00 ,  5F140AC36 ,  5F140BA01 ,  5F140BA02 ,  5F140BA06 ,  5F140BA07 ,  5F140BA09 ,  5F140BA17 ,  5F140BB06 ,  5F140BB18 ,  5F140BD04 ,  5F140BD11 ,  5F140BD18 ,  5F140BE07 ,  5F140BF43 ,  5F140BJ01 ,  5F140BJ06 ,  5F140CC01 ,  5F140CC02 ,  5F140CC03 ,  5F140CC08
引用特許:
審査官引用 (4件)
全件表示
引用文献:
前のページに戻る