特許
J-GLOBAL ID:201003094938376779

窒化ガリウム系半導体電子デバイスを作製する方法

発明者:
出願人/特許権者:
代理人 (4件): 長谷川 芳樹 ,  寺崎 史朗 ,  黒木 義樹 ,  近藤 伊知良
公報種別:公開公報
出願番号(国際出願番号):特願2009-016823
公開番号(公開出願番号):特開2010-177353
出願日: 2009年01月28日
公開日(公表日): 2010年08月12日
要約:
【課題】窒化ガリウム系半導体層と導電性基板との密着性の低下を低減できる、窒化ガリウム系半導体電子デバイスを作製する方法を提供する。【解決手段】基板11を準備する。基板11は、窒化ガリウム系半導体を堆積可能な第1の面11aと第2の面11bとを有する。基板11は、窒化ガリウム系半導体と異なる材料からなる支持体13を含む。基板11の第2の面11bには支持体が露出されており、第2の面11bには溝15の配列が形成されている。一または複数の窒化ガリウム系半導体層を含む半導体領域を基板11の第1の面11a上に成長して、エピタキシャル基板Eを作製する。基板11の第1の面11aと導電性基板33との間に半導体領域17が位置するようにエピタキシャル基板Eに導電性基板33を張り付けて、基板生産物35を作製する。この後に、第2の面11bにレーザ光を照射してレーザリフトオフを行う。【選択図】図3
請求項(抜粋):
窒化ガリウム系半導体電子デバイスを作製する方法であって、 窒化ガリウム系半導体を堆積するための第1の面と該該1の面の反対側の第2の面とを有する基板を準備する工程と、 一または複数の窒化ガリウム系半導体層を含む半導体領域を前記基板の前記第1の面上に成長して、エピタキシャル基板を作製する工程と、 導電性基板を準備する工程と、 前記基板の前記第1の面と前記導電性基板との間に前記半導体領域が位置するように前記エピタキシャル基板に前記導電性基板を張り付けて、第1の基板生産物を作製する工程と、 前記エピタキシャル基板に前記導電性基板を張り付けた後に、前記基板の前記第2の面にレーザ光を照射するレーザリフトオフによって前記半導体領域と前記基板とを互いに分離して、前記導電性基板及び前記半導体領域を含む第2の基板生産物を作製する工程と を備え、 前記第2の基板生産物の前記半導体領域に前記露出面が形成され、 前記基板は、窒化ガリウム系半導体と異なる材料からなる支持体を含み、 前記基板の前記第2の面には前記支持体が露出されており、 前記基板の前記第2の面には、複数の溝及び複数のリッジの少なくともいずれか一方が配列されている、ことを特徴とする方法。
IPC (4件):
H01L 29/47 ,  H01L 29/872 ,  H01L 21/02 ,  H01L 29/861
FI (4件):
H01L29/48 P ,  H01L29/48 D ,  H01L21/02 B ,  H01L29/91 F
Fターム (6件):
4M104AA04 ,  4M104BB16 ,  4M104BB18 ,  4M104FF02 ,  4M104FF10 ,  4M104GG03
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る