特許
J-GLOBAL ID：201103000278736699
シリアルアクセスメモリ
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 弘一
公報種別：特許公報
出願番号（国際出願番号）：特願平11-251599
公開番号（公開出願番号）：特開2001-076481
特許番号：特許第3881477号
出願日： 1999年09月06日
公開日（公表日）： 2001年03月23日
請求項（抜粋）：
【請求項1】 センスアンプと複数のメモリセルを有し、該センスアンプとメモリセルとをビット線で接続した奇数番目及び偶数番目のメモリコラムを複数有したメモリアレイと、
データが入力される入力回路と、
この入力回路に接続されるライトデータバスと、
データを出力する出力回路と、
この出力回路に接続されるリードデータバスと、
第1のライトアドレス部分と該第1のライトアドレス部分とは異なる第2のライトアドレス部分とで構成されるライトアドレスのうち前記第1のライトアドレス部分をデコードし、該デコード結果に基づいて奇数番目のメモリコラムへのライトのための複数の第1のライト転送信号、偶数番目のメモリコラムへのライトのための複数の第2のライト転送信号を出力し、前記第2のライトアドレス部分をデコードし、該デコード結果に基づいてライトレジスタ選択信号を出力するライトデコーダと、
データを一時的に記憶する、前記メモリコラムの一端側に配置された第1のライトレジスタ及び前記メモリコラムの他端側に配置された第2のライトレジスタと、
第1のリードアドレス部分と該第1のリードアドレス部分とは異なる第2のリードアドレス部分とで構成されるリードアドレスのうち前記第1のリードアドレス部分をデコードし、該デコード結果に基づいて奇数番目のメモリコラムからのリードのための複数の第1のリード転送信号、偶数番目のメモリコラムからのリードのための複数の第2のリード転送信号を出力し、前記第2のリードアドレス部分をデコードし、該デコード結果に基づいてリードレジスタ選択信号を出力するリードデコーダと、
データを一時的に記憶する、前記メモリコラムの一端側に配置された第1のリードレジスタ及び前記メモリコラムの他端側に配置された第2のリードレジスタと、
前記メモリコラムの一端側に配置されて、前記ライトデータバスと前記第1のライトレジスタ間に接続され、前記ライトレジスタ選択信号と第1の選択信号とに応答して前記ライトデータバスと前記第1のライトレジスタ間を導通させる第1のライト用スイッチと、
前記メモリコラムの他端側に配置されて、前記ライトデータバスと前記第2のライトレジスタ間に接続され、前記ライトレジスタ選択信号と第2の選択信号とに応答して前記ライトデータバスと前記第2のライトレジスタ間を導通させる第2のライト用スイッチと、
前記メモリコラムの一端側に配置されて、前記リードデータバスと前記第1のリードレジスタ間に接続され、前記リードレジスタ選択信号と前記第1の選択信号とに応答して前記リードデータバスと前記第1のリードレジスタ間を導通させる第1のリード用スイッチと、
前記メモリコラムの他端側に配置されて、前記リードデータバスと前記第2のリードレジスタ間に接続され、前記リードレジスタ選択信号と前記第2の選択信号とに応答して前記リードデータバスと前記第2のリードレジスタ間を導通させる第2のリード用スイッチと、
各々が前記メモリコラムの一端側に配置されて、前記第1のライトレジスタと奇数番目に配置された複数のメモリコラムのうちの対応する1つとの間に接続され、前記複数の第1のライト転送信号のうちの対応する1つに応答して前記第1のライトレジスタと奇数番目に配置された複数のメモリコラムのうちの対応する1つとの間を導通させる複数の第3のライト用スイッチと、
各々が前記メモリコラムの他端側に配置されて、前記第2のライトレジスタと偶数番目に配置された複数のメモリコラムのうちの対応する1つとの間に接続され、前記複数の第2のライト転送信号のうちの対応する1つに応答して前記第2のライトレジスタと偶数番目に配置された複数のメモリコラムのうちの対応する1つとの間を導通させる複数の第4のライト用スイッチと、
各々が前記メモリコラムの一端側に配置されて、前記第1のリードレジスタと奇数番目に配置された複数のメモリコラムのうちの対応する1つとの間に接続され、前記複数の第1のリード転送信号のうちの対応する1つに応答して前記第1のリードレジスタと奇数番目に配置された複数のメモリコラムのうちの対応する1つとの間を導通させる複数の第3のリード用スイッチと、
各々が前記メモリコラムの他端側に配置されて、前記第2のリードレジスタと偶数番目に配置された複数のメモリコラムのうちの対応する1つとの間に接続され、前記複数の第2のリード転送信号のうちの対応する1つに応答して前記第2のリードレジスタと偶数番目に配置された複数のメモリコラムのうちの対応する1つとの間を導通させる複数の第4のリード用スイッチと、
を有することを特徴とするシリアルアクセスメモリ。
IPC (1件)：
FI (3件)：
G11C 11/34 371 H
, G11C 11/34 362 G
, G11C 11/34 362 A
