特許
J-GLOBAL ID：201103002190127172

ストレージサブシステム及びその制御方法

発明者：
田村 賢司

田村 賢司 について

, 
古川 博

古川 博 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (2件)： 大賀 眞司 ,  百本 宏之
公報種別：公開公報
出願番号（国際出願番号）：特願2010-112212
公開番号（公開出願番号）：特開2011-242862
出願日： 2010年05月14日
公開日（公表日）： 2011年12月01日
要約：
【課題】複雑な分析や運用を行うことなく、複数の記憶装置を階層化して管理する。【解決手段】低速な記憶デバイスで構成された記憶装置160と、高速な記憶デバイスで構成された記憶装置161と、各記憶装置に対するデータの入出力処理を制御する制御部150を有し、制御部150は、ホスト300からのアクセス要求元がライトアクセスであるときには、アクセス要求に伴うデータを記憶装置160、161に同時に書き込み、その後、記憶装置161のデータのうちアクセス頻度が低下したデータを削除する。【選択図】図1
請求項（抜粋）：
性能が異なる複数の記憶装置と、アクセス要求元からのアクセス要求に応答して前記複数の記憶装置に対するデータの入出力処理を制御する制御部と、を有し、 前記制御部は、 前記アクセス要求元からのアクセス要求がライトアクセスであるときには、前記アクセス要求に伴うデータを前記各記憶装置に書き込み、前記アクセス要求元からのアクセス要求に応答して前記複数の記憶装置のうち一方の記憶装置に対するアクセス時間を計測し、前記計測結果を基に前記一方の記憶装置に格納されたデータのうち、前記アクセス要求元のアクセス対象から一定時間以上外れたデータを削除することを特徴とするストレージサブシステム。
IPC (3件)：
G06F 3/06 ,  G06F 13/10 ,  G06F 12/00
FI (4件)：
G06F3/06 302J ,  G06F3/06 304E ,  G06F13/10 340A ,  G06F12/00 501A
Fターム (7件)：
5B014EB04 ,  5B065CC08 ,  5B065CH19 ,  5B065CS01 ,  5B065EA31 ,  5B082CA01 ,  5B082CA05
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM