特許
J-GLOBAL ID:201103003384953592

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 大西 健治
公報種別:特許公報
出願番号(国際出願番号):特願平11-084040
公開番号(公開出願番号):特開2000-277665
特許番号:特許第3576030号
出願日: 1999年03月26日
公開日(公表日): 2000年10月06日
請求項(抜粋):
【請求項1】表面から裏面に達する貫通孔を有する配線基板と、表面に電極を備え、裏面が前記貫通孔内に位置するように配置された半導体素子と、前記電極と前記配線基板の配線とを接続する導体と、前記半導体素子の表面を封止し、かつ、前記半導体素子の側面と前記貫通孔の内壁面とを固着する樹脂とを有し、前記半導体素子の前記裏面と前記配線基板の裏面とが、高さ方向において50μm以上離間し、前記導体は導電性ペーストよりなることを特徴とする半導体装置。
IPC (3件):
H01L 23/28 ,  H01L 21/56 ,  H01L 21/60
FI (4件):
H01L 23/28 J ,  H01L 21/56 E ,  H01L 21/60 301 A ,  H01L 21/60 311 Q
引用特許:
審査官引用 (18件)
  • 半導体装置およびその製造方法
    公報種別:公開公報   出願番号:特願平7-280804   出願人:富士ゼロックス株式会社
  • 特開昭54-150078
  • 特開昭54-150078
全件表示

前のページに戻る