特許
J-GLOBAL ID:201103004802450582

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2010-103362
公開番号(公開出願番号):特開2011-233746
出願日: 2010年04月28日
公開日(公表日): 2011年11月17日
要約:
【課題】半導体基板の主面上に素子形成領域を取り囲むように形成されたスリットを有する半導体装置の信頼性を向上させることのできる技術を提供する。【解決手段】ボンディングパッドBPに用いる第6層目の配線M6の上面を露出するように形成された開口部31の側面と、ガードリングGRの周りを囲み、その底部がバリア絶縁膜22を突き抜けないように第1パッシベーション膜30、接着用絶縁膜29、および層間絶縁膜23に形成されたスリットSLの内壁(側面と底面)とを第2パッシベーション膜32により覆う。【選択図】図1
請求項(抜粋):
半導体基板の主面上に形成された第1絶縁膜と、 前記第1絶縁膜に形成された配線溝と、 前記配線溝の内部に形成された、銅を主導電材料とする第1導体膜からなる第1配線と、 前記第1配線および前記第1絶縁膜の上に形成された第1厚さの第2絶縁膜と、 前記第2絶縁膜の上に形成された、前記第1厚さよりも厚い第2厚さの第3絶縁膜と、 前記第2および第3絶縁膜に形成され、前記第1配線に接続される、前記第1導体膜とは異なる主導電材料からなるプラグと、 前記プラグに接続して形成され、前記第1導体膜とは異なる主導電材料からなる第2配線と、 前記第2配線および前記第3絶縁膜を覆うように形成された第1パッシベーション膜と、 前記第2配線の上面を露出する前記第1パッシベーション膜に形成された開口部と、 素子形成領域とダイシング領域との間に、前記第3絶縁膜および前記第1パッシベーション膜に形成された溝部と、 前記開口部の側面を覆うように形成された第2パッシベーション膜と、 を有する半導体装置であって、 前記溝部の底部が、前記第3絶縁膜の膜厚方向において前記第3絶縁膜を突き抜けていないことを特徴とする半導体装置。
IPC (7件):
H01L 21/768 ,  H01L 23/522 ,  H01L 29/06 ,  H01L 27/092 ,  H01L 21/823 ,  H01L 23/52 ,  H01L 21/320
FI (5件):
H01L21/90 K ,  H01L29/06 301G ,  H01L27/08 321F ,  H01L21/88 T ,  H01L21/88 S
Fターム (57件):
5F033HH08 ,  5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK11 ,  5F033KK21 ,  5F033KK32 ,  5F033KK33 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR11 ,  5F033SS04 ,  5F033SS15 ,  5F033SS17 ,  5F033VV01 ,  5F033VV07 ,  5F033XX18 ,  5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BE03 ,  5F048BF01 ,  5F048BF02 ,  5F048BF07 ,  5F048BF12 ,  5F048BF15 ,  5F048BF16 ,  5F048BG13 ,  5F048BH06 ,  5F048DA25
引用特許:
審査官引用 (3件)

前のページに戻る