特許
J-GLOBAL ID：201103004996460486

回路基板

発明者：
武田 剛

武田 剛 について

, 
高下 博光

高下 博光 について

, 
藤原 弘明

藤原 弘明 について

, 
吉岡 愼悟

吉岡 愼悟 について


出願人/特許権者：
パナソニック電工株式会社

パナソニック電工株式会社 について


代理人 (1件)： 西川 惠清
公報種別：公開公報
出願番号（国際出願番号）：特願2009-253504
公開番号（公開出願番号）：特開2011-100798
出願日： 2009年11月04日
公開日（公表日）： 2011年05月19日
要約：
【課題】絶縁層の回路溝内に設けられると共にビアに接続された電気回路の、伝送ロスを低減することができる回路基板を提供する。【解決手段】回路基板は、絶縁層1と、この絶縁層1に設けられた電気回路2及びビア3とを備える。前記絶縁層1には回路溝4と、この回路溝4に連通する通孔5とが形成されている。前記電気回路2が前記回路溝4内に設けられていると共に、前記ビア3が前記通孔5内に設けられている。前記回路溝4の内面の表面粗さが、前記通孔5の内面の表面粗さよりも小さいことを特徴とする。【選択図】図1
請求項（抜粋）：
絶縁層と、この絶縁層に設けられた電気回路及びビアとを備え、前記絶縁層には回路溝と、この回路溝に連通する通孔とが形成され、前記電気回路が前記回路溝内に設けられていると共に、前記ビアが前記通孔内に設けられ、前記回路溝の内面の表面粗さが、前記通孔の内面の表面粗さよりも小さいことを特徴とする回路基板。
IPC (2件)：
H05K 3/10 ,  H05K 3/22
FI (2件)：
H05K3/10 E ,  H05K3/22 B
Fターム (16件)：
5E343AA02 ,  5E343AA16 ,  5E343AA17 ,  5E343AA18 ,  5E343AA36 ,  5E343AA37 ,  5E343AA39 ,  5E343BB02 ,  5E343BB03 ,  5E343BB16 ,  5E343BB24 ,  5E343DD33 ,  5E343DD43 ,  5E343EE01 ,  5E343GG13 ,  5E343GG20
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM