特許
J-GLOBAL ID：201103005263362964
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
森 哲也 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-546872
特許番号：特許第3316804号
出願日： 1999年04月16日
請求項（抜粋）：
【請求項1】多結晶シリコン膜と金属シリサイド膜とからなるゲート電極を有するMOSトランジスタと、容量絶縁膜を挟む上下電極としての多結晶シリコン膜からなるキャパシタと、多結晶シリコン膜からなる抵抗体と、を有する半導体装置の製造方法において、半導体基板上に、第1の多結晶シリコン膜、容量絶縁膜及び第2の多結晶シリコン膜をこの順に積層し、前記第2の多結晶シリコン膜をパターンニングして前記キャパシタの上部電極を形成する工程と、第1の無機反射防止膜を積層し、当該第1の無機反射防止膜をパターンニングしてキャパシタ形成領域及び抵抗体形成領域にキャパシタ及び抵抗体形成用のマスクパターンを形成する工程と、金属シリサイド膜及び第2の無機反射防止膜をこの順に積層し、当該第2の無機反射防止膜をパターンニングしてゲート電極形成領域にゲート電極形成用のマスクパターンを形成する工程と、前記抵抗体、キャパシタ及びゲート電極形成用のマスクパターンをマスクとし、前記ゲート電極形成用のマスクパターンの下の前記金属シリサイド膜を残して前記金属シリサイド膜及び第1の多結晶シリコン膜をエッチングする工程と、を備え、前記抵抗体及びキャパシタはその上層に前記金属シリサイド膜を形成せずに前記無機反射防止膜を形成し、前記MOSトランジスタのゲート電極はその上層に前記金属シリサイド膜を形成しさらにこの上に前記無機反射防止膜を形成することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/8234
, H01L 21/822
, H01L 27/04
, H01L 27/06
H01L 27/06 102 A
, H01L 27/04 R
, H01L 27/04 P
