プロセッサおよび条件コード・ビット計算方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：山本仁朗 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-000069
公開番号（公開出願番号）：特開平11-282675
特許番号：特許第3122420号
出願日： 1999年01月04日
公開日（公表日）： 1999年10月15日
請求項（抜粋）：

【請求項1】第1のオペランドおよび第2のオペランドを含む2つ以上のオペランドを利用する命令によって示される演算を実施することにより、前記命令を実行する実行ユニットと、前記実行ユニットによる前記演算の実施と同時に、前記命令に関連する小さい条件コード・ビット、大きい条件コード・ビット、および等しい条件コード・ビットを決定する条件コード論理とを備え、前記第1のオペランドおよび前記第2のオペランドの各々が1つ以上のビット位置を含み、また前記1つ以上のビット位置の各々が一のビット値を有し、前記条件コード論理が、(a)前記第1のオペランドおよび前記第2のオペランドに含まれるビット位置の個々のビット値を入力として受け取り、前記個々のビット値を論理的に組み合わせて、前記小さい条件コード・ビット、前記大きい条件コード・ビット、および前記等しい条件コード・ビットに対する値を、一括して示す1つ以上の論理信号を出力するための単一計算ステージと、(b)前記計算ステージからの前記1つ以上の論理信号を入力として受け取り、前記1つ以上の論理信号を多くて大きい信号、小さい信号、および等しい信号にマージするための少なくとも一つのマージング・ステージとを有することを特徴とするプロセッサ。

IPC (3件)：

G06F 9/305 , G06F 9/32 320 , G06F 9/38 330

FI (3件)：

G06F 9/30 340 C , G06F 9/32 320 F , G06F 9/38 330 J

引用特許：

審査官引用 (7件)

特開平4-218834
特開平4-218834
特開平1-309129

全件表示

前のページに戻る