特許
J-GLOBAL ID：201103009565026039
半導体集積回路の製造方法
発明者：
出願人/特許権者：
代理人 (7件)：
三好 秀和
, 岩▲崎▼ 幸邦
, 川又 澄雄
, 中村 友之
, 伊藤 正和
, 高橋 俊一
, 高松 俊雄
公報種別：特許公報
出願番号（国際出願番号）：特願平11-067369
公開番号（公開出願番号）：特開2000-269448
特許番号：特許第4212178号
出願日： 1999年03月12日
公開日（公表日）： 2000年09月29日
請求項（抜粋）：
【請求項1】 半導体基板上の第1領域に設けられたトンネル絶縁膜と、該トンネル絶縁膜を介して電荷が注入される電荷蓄積ゲート電極と、該電荷蓄積ゲート電極への電荷の注入を制御する制御ゲート電極を有する第1絶縁ゲート型電界効果トランジスタを不揮発性記憶素子とし、前記第1領域とは異なる第2領域に設けられた第2絶縁ゲート型電界効果トランジスタを論理回路用素子とする半導体集積回路の製造方法であって、
前記第1領域及び前記第2領域のそれぞれにバッファシリコン酸化膜を形成する工程と、
前記第1領域のバッファシリコン酸化膜を選択的に除去し、前記第1領域において前記半導体基板上に前記バッファシリコン酸化膜の膜厚よりも薄い膜厚の第1シリコン酸化膜を形成し、且つ前記第2領域のバッファシリコン酸化膜の膜厚を増大させる工程と、
窒化処理により、前記第1シリコン酸化膜の全体をオキシナイトライド膜に変化させ、且つ、前記バッファシリコン酸化膜の表面側のみをオキシナイトライド膜に変化させ、窒素原子密度のピーク値が5%以上のオキシナイトライド膜からなる第1ゲート絶縁膜を形成する工程と、
前記第2領域のバッファシリコン酸化膜を選択的に除去し、前記半導体基板の表面を露出し、前記第2領域の前記半導体基板上に第2シリコン酸化膜を形成する工程と、
前記第2シリコン酸化膜に前記第1ゲート絶縁膜の窒素原子密度に比べて低い密度で窒素原子を導入し、窒素原子密度のピーク値が5%未満のオキシナイトライド膜からなる第2ゲート絶縁膜を形成する工程と、
前記第2ゲート絶縁膜上にp型不純物が導入されたゲート電極を形成する工程と、
を含み、前記第1ゲート絶縁膜を前記第1絶縁ゲート型電界効果トランジスタのトンネル絶縁膜とし、前記第2ゲート絶縁膜を前記第2絶縁ゲート型電界効果トランジスタのゲート絶縁膜とし、前記第2絶縁ゲート型電界効果トランジスタを、pチャネル導電型絶縁ゲート型電界効果トランジスタとすることを特徴とする半導体集積回路の製造方法。
IPC (5件)：
H01L 27/10 ( 200 6.01)
, H01L 21/8247 ( 200 6.01)
, H01L 27/115 ( 200 6.01)
, H01L 29/788 ( 200 6.01)
, H01L 29/792 ( 200 6.01)
H01L 27/10 481
, H01L 27/10 434
, H01L 29/78 371
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
