特許
J-GLOBAL ID：201103012518493088
3相インバータ装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
山本 恵二
公報種別：公開公報
出願番号（国際出願番号）：特願2009-274345
公開番号（公開出願番号）：特開2011-120349
出願日： 2009年12月02日
公開日（公表日）： 2011年06月16日
要約：
【課題】 ヒステリシスコンパレータ方式制御の3相インバータ装置において、スイッチング損失を低減させてインバータの高効率化を可能にする。【解決手段】 この3相インバータ装置は、各相用の電流指令値の正側のピーク値の時点を含む所定期間だけ、ヒステリシスコンパレータ方式制御回路14aからのゲート信号に依らずに、3相インバータ回路4の上記電流指令値に対応する各相の上側のスイッチング素子を強制的にオンさせると共に下側のスイッチング素子を強制的にオフさせ、かつ各相用の電流指令値の負側のピーク値の時点を含む所定期間だけ、ヒステリシスコンパレータ方式制御回路14aからのゲート信号に依らずに、3相インバータ回路4の上記電流指令値に対応する各相の下側のスイッチング素子を強制的にオンさせると共に上側のスイッチング素子を強制的にオフさせる制御を行う強制オン制御回路16を備えている。【選択図】 図1
請求項（抜粋）：
3相ブリッジ接続された六つのスイッチング素子を有していて、直流電力を交流電力に変換する3相インバータ回路と、
前記3相インバータ回路の各相の出力電流を、各相用の正弦波の電流指令値に対して所定のヒステリシス幅以内に制御するゲート信号を作成して、それを前記3相インバータ回路の各スイッチング素子に供給するヒステリシスコンパレータ方式制御回路とを備えている3相インバータ装置において、
前記各相用の電流指令値の正側のピーク値の時点を含む所定期間だけ、前記ヒステリシスコンパレータ方式制御回路からのゲート信号に依らずに、前記3相インバータ回路の前記電流指令値に対応する各相の上側のスイッチング素子を強制的にオンさせると共に下側のスイッチング素子を強制的にオフさせ、かつ前記各相用の電流指令値の負側のピーク値の時点を含む所定期間だけ、前記ヒステリシスコンパレータ方式制御回路からのゲート信号に依らずに、前記3相インバータ回路の前記電流指令値に対応する各相の下側のスイッチング素子を強制的にオンさせると共に上側のスイッチング素子を強制的にオフさせる制御を行う強制オン制御回路を備えていることを特徴とする3相インバータ装置。
IPC (1件)：
FI (2件)：
Fターム (12件)：
5H007AA02
, 5H007AA06
, 5H007BB05
, 5H007CB02
, 5H007CB05
, 5H007DA06
, 5H007DB01
, 5H007DC02
, 5H007DC04
, 5H007DC05
, 5H007EA02
, 5H007FA14
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
