特許
J-GLOBAL ID：201103018053256341
半導体メモリ装置及びそのデータ出力バッファ
発明者：
出願人/特許権者：
代理人 (1件)：
大塚 康徳 (外1名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-314162
公開番号（公開出願番号）：特開2000-348486
特許番号：特許第3316482号
出願日： 1999年11月04日
公開日（公表日）： 2000年12月15日
請求項（抜粋）：
【請求項1】 複数個のメモリセルアレイブロックと、前記複数個のメモリセルアレイブロックの一方の側に配置されて前記複数個のメモリセルアレイブロックのそれぞれから出力されるデータを増幅して出力するための複数個のセンス増幅器と、前記複数個のセンス増幅器のそれぞれに隣接して配置され、前記複数個のセンス増幅器のそれぞれからのセンス出力信号対を貯蔵し、それぞれ1本の第1データ出力信号を発生するための複数個の第1レジスタと、前記複数個のメモリセルアレイブロックの他方の側に配置され、クロック制御信号及び出力イネーブル信号に応じて前記複数個の第1レジスタのそれぞれから出力される第1データ出力信号を入力して第2データ出力信号対を発生するための複数個の第2レジスタと、前記複数個のメモリセルアレイブロックの前記他方の側に配置され、前記複数個の第2レジスタのそれぞれからの第2データ出力信号対に従って出力信号を駆動するための複数個の出力ドライバと、前記複数個の出力ドライバの出力信号がそれぞれ供給される複数個の入出力パッドと、を備えることを特徴とする半導体メモリ装置。
IPC (4件)：
G11C 11/401
, G11C 11/409
, G11C 11/41
, G11C 11/417
G11C 11/34 371 K
, G11C 11/34 301 E
, G11C 11/34 305
, G11C 11/34 345
, G11C 11/34 354 Q
, G11C 11/34 362 H
