特許
J-GLOBAL ID：201103018156849634
半導体集積回路
発明者：
出願人/特許権者：
代理人 (3件)：
岩橋 文雄
, 内藤 浩樹
, 永野 大介
公報種別：特許公報
出願番号（国際出願番号）：特願平11-056523
公開番号（公開出願番号）：特開2000-251479
特許番号：特許第3941281号
出願日： 1999年03月04日
公開日（公表日）： 2000年09月14日
請求項（抜粋）：
【請求項1】 多ビットのデータ信号を入力する入力信号線とデータを記憶するメモリセルと入力された多ビットの前記データ信号と記憶された前記データとを比較し、一致の時、導通、不一致の時、非導通となり、比較する入力信号の数に等しい個数の第1のN型電界効果型トランジスタのソース同士が接続され、前記第1のN型電界効果型トランジスタのソースに所定の電位が供給され、かつ前記第1の電界効果型トランジスタのドレイン同士が接続され、前記第1の電界効果型トランジスタのドレイン同士が第2のN型電界効果型トランジスタのソースに接続され、前記第2のN型電界効果型トランジスタのドレインは、第1のP型電界効果型トランジスタのドレインと第2のP型電界効果型トランジスタのドレインに接続され、前記第1のP型電界効果型トランジスタと前記第2のP型電界効果型トランジスタのソース同士が接続されかつ所定の電位に固定され、第3のN型電界効果型トランジスタのドレインは、第3のP型電界効果型トランジスタのドレインと第4のP型電界効果型トランジスタのドレインに接続され、前記第3のP型電界効果型トランジスタと前記第4のP型電界効果型トランジスタのソース同士が接続されかつ所定の電位に固定され、前記第2のP型電界効果型トランジスタのゲートが前記第4のP型電界効果型トランジスタのドレインに接続され、前記第4のP型電界効果型トランジスタのゲートが前記第2のP型電界効果型トランジスタのドレインに接続された構成を特徴とする半導体集積回路。
IPC (3件)：
G11C 15/04 ( 200 6.01)
, G06F 12/08 ( 200 6.01)
, G06F 12/10 ( 200 6.01)
G11C 15/04 631 F
, G06F 12/08 507 A
, G06F 12/10 501 A
