特許
J-GLOBAL ID:201103019719670578

冗長系クロック位相調整回路

発明者:
出願人/特許権者:
代理人 (1件): 高橋 詔男 (外3名)
公報種別:特許公報
出願番号(国際出願番号):特願平11-062386
特許番号:特許第3062179号
出願日: 1999年03月09日
請求項(抜粋):
【請求項1】 第1の入力クロック信号の周波数を変換する第1のPLL手段と、前記第1のPLL手段の出力を分周して運用系クロック信号を作成する第1の分周手段と、前記運用系クロック信号の立ち上がりおよび前記第1のPLL手段の立ち上がりに同期したタイミング信号を作成するタイミング信号作成回路と、第2の入力クロック信号の周波数を変換する第2のPLL手段と、前記第2のPLL手段の出力を分周して非運用系クロック信号を作成する第2の分周手段と、前記非運用系クロック信号の立ち上がり時点より、前記第2のPLL手段の出力の1周期前の時点から1周期後の時点までの間を除く時間帯において発生した前記タイミング信号を受けて前記分周手段を所定の状態にプリセットして前記非運用系クロック信号の位相を前記運用系クロック信号の位相に一致させる制御手段と、を具備してなる冗長系クロック位相調整回路。
IPC (2件):
H04L 7/00 ,  H04L 1/22
FI (2件):
H04L 7/00 Z ,  H04L 1/22
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る