半導体集積回路のクロック分配レイアウト方法

発明者：
出願人/特許権者：
代理人 (1件)：鈴木章夫
公報種別：特許公報
出願番号（国際出願番号）：特願平11-046505
公開番号（公開出願番号）：特開2000-243846
特許番号：特許第3231728号
出願日： 1999年02月24日
公開日（公表日）： 2000年09月08日
請求項（抜粋）：

【請求項1】セル配置領域を一定の大きさで格子状に分割して負荷が配置される負荷専用の配置格子を作成する工程と、前記分割した複数の分割領域に対してルートドライバ及び前記ルートドライバからツリー状に中継バッファを配置しかつ相互に配線する工程と、前記各分割領域の前記配置格子上の位置に前記負荷を配置する工程と、前記各分割領域内の負荷のクロック入力端子容量を計算し、各分割領域の最終段中継バッファに接続される負荷が均等となるように各分割領域の分割ラインを微調整するとともに前記中継バッファの個数の調整を行なう工程とを含むことを特徴とする半導体集積回路のクロック分配レイアウト方法。

IPC (2件)：