特許
J-GLOBAL ID：201103021336634360

半導体装置

発明者：
阪田 健

阪田 健 について

, 
松岡 秀行

松岡 秀行 について

, 
伊藤 清男

伊藤 清男 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 井上 学
公報種別：特許公報
出願番号（国際出願番号）：特願2003-553626
特許番号：特許第4461804号
出願日： 2001年12月14日
請求項（抜粋）：
【請求項1】 第1の書き込みワード線と、 前記第1の書き込みワード線に隣接する第2の書き込みワード線と、 前記第2の書き込みワード線にさらに隣接する第3の書き込みワード線と、 前記第3の書き込みワード線にさらに隣接する第4の書き込みワード線と、 前記第1から第3の書き込みワード線と交差する第1のデータ線と、 前記第1のデータ線に隣接する第2のデータ線と、 前記第1の書き込みワード線と前記第1のデータ線との交点に配置された第1のメモリセルと、 前記第3の書き込みワード線と前記第1のデータ線との交点に配置された第2のメモリセルと、 前記第2の書き込みワード線と前記第2のデータ線との交点に配置された第3のメモリセルとを有し、 前記第1のメモリセルは、前記第1のデータ線に接続された第1の磁気抵抗素子と、前記第1の磁気抵抗素子に接続された第1のトランジスタとを含み、 前記第2のメモリセルは、前記第1のデータ線に接続された第2の磁気抵抗素子と、前記第2の磁気抵抗素子に接続された第2のトランジスタとを含み、 前記第3のメモリセルは、前記第2のデータ線に接続された第3の磁気抵抗素子と、前記第3の磁気抵抗素子に接続された第3のトランジスタとを含み、 前記第2の磁気抵抗素子は、前記第1のデータ線に接続された磁気抵抗素子の中で、前記第1の磁気抵抗素子に最も近く配置され、 前記第1の磁気抵抗素子と前記第2の磁気抵抗素子の間を、前記第2の書き込みワード線が通過し、 前記第1のメモリセルは、前記第1の磁気抵抗素子と前記第1のトランジスタとを接続する第1の接続孔を有し、 前記第2のメモリセルは、前記第2の磁気抵抗素子と前記第2のトランジスタとを接続する第2の接続孔を有し、 前記第3のメモリセルは、前記第3の磁気抵抗素子と前記第3のトランジスタとを接続する第3の接続孔を有し、 前記第1の接続孔及び前記第3の接続孔は、前記第1の書き込みワード線と前記第2の書き込みワード線との間に配置され、 前記第2の接続孔は、前記第3の書き込みワード線と前記第4の書き込みワード線との間に配置される半導体装置。
IPC (4件)：
H01L 21/8246 ( 200 6.01) ,  H01L 27/105 ( 200 6.01) ,  G11C 11/15 ( 200 6.01) ,  H01L 43/08 ( 200 6.01)
FI (3件)：
H01L 27/10 447 ,  G11C 11/15 110 ,  H01L 43/08 Z
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM